製品概要
Stream Buffer Controllerは、Enclustraが提供する高速データストリーム向けのバッファ管理IPコアです。データの一時保持・流量制御をFPGA内で行い、高スループットなデータパスを構築できます。
ポジティブワン・グループは、Stream Buffer Controllerの選定相談から評価版の提供、リファレンスデザインの入手支援、量産時の供給・長期対応まで、日本語でワンストップに支援します。
外観・内部構成
主要スペック
| 対応規格 | —（ストリームバッファIP） |
|---|---|
| 対応FPGAファミリ | AMD / Intel 対応 |
| 速度 | 構成依存 |
| ポート構成 | —（バッファ制御） |
| 動作モード | 高スループットのストリームバッファ管理 |
| 遅延・処理方式 | DMA / バッファリング |
| インターフェース | AXI4 / AXI4-Stream |
| ライセンス | プロジェクトライセンス |
| 納品物 | RTL / サンプルデザイン / ドキュメント |
| EDA統合 | Vivado IP Integrator |
実際のリソース使用量（LUT/FF/BRAM）、対応デバイス、速度グレードは構成により異なります。ご要件をお知らせいただければ、見積時に具体的な数値をご提示します。
主要インターフェースと用途
主要インターフェース
- AXI / AXI-Stream（FPGA内部接続）
- 標準FPGAバスインターフェース
想定用途
- 自社FPGA設計への機能ブロック組込み
- 開発工数・検証期間の短縮
- 信号処理・通信・制御パイプラインの実装
よくある質問
このIPコアはどのように提供されますか？
プロジェクト単位のライセンスとして提供します。評価版のご用意もあり、量産前に自社FPGA上での動作をご確認いただけます。納品物はネットリストまたは暗号化RTL、サンプルデザイン、ユーザマニュアルです。
Stream Buffer ControllerはどのFPGAで使えますか？
オープン標準準拠で、AMD/Xilinxを中心に複数のFPGAファミリへ実装できます。VHDLソースとして提供され、AMD Vivado等のEDAツールに対応します。
Stream Buffer Controllerの提供形態とライセンスは？
VHDLソースのIPコアとして提供され、技術サポートパッケージが付帯します。合成時・実行時の豊富なパラメータでFPGAリソース使用量を最適化でき、用途に応じたカスタム開発も可能です。
Stream Buffer Controllerを評価する方法はありますか？
評価キットやサンプルデザイン、SoC-eのSocTekモジュール／RelyUm機器を用いて、実機での動作を確認できます。プラグ&プレイで評価を開始できる構成もあります。
Stream Buffer Controllerの価格・納期を知りたいのですが。
Stream Buffer Controllerの価格は、構成・ライセンス形態・数量・カスタム仕様により変動するため、個別見積でご案内しています。本ページの問い合わせフォームに用途・数量をご記入いただければ、技術担当より仕様確認のうえお見積りと納期をご連絡します。
Enclustra — IPコア の関連製品
同じ製品ラインの他モデルです。ロジック規模・I/O数・温度グレードの違いで選定できます。
Zynq UltraScale+ MPSoC 搭載製品をすべて見る ／ Zynq-7000 SoC 搭載製品をすべて見る ／ FPGAファミリ別で探す ／ 用途別で探す
Stream Buffer Controllerを問い合わせる
Stream Buffer Controllerは、スイス Enclustra社の日本正規代理店ポジティブワン・グループがお取り扱いします。ご購入の可否・数量・価格は、メーカーへ最新の供給状況を確認のうえご回答します。
価格は構成・数量により変動するため、Webサイト上での価格・在庫表示は行っていません。個別見積のご依頼はこちら