Enclustra / ip

Stream Buffer Controller

IP ควบคุมบัฟเฟอร์สตรีม

IP core จัดการบัฟเฟอร์สำหรับสตรีมข้อมูลความเร็วสูง

Stream Buffer ControllerIP core สำหรับการสื่อสารEnclustra
FPGA
IP ควบคุมบัฟเฟอร์สตรีม
Memory
—
Temp
—
Size
IP core
ภาพรวมผลิตภัณฑ์

ภาพรวมผลิตภัณฑ์

Stream Buffer Controller เป็น IP core จัดการบัฟเฟอร์สำหรับสตรีมข้อมูลความเร็วสูงที่ Enclustra จัดหาให้ การเก็บข้อมูลชั่วคราวและการควบคุมอัตราการไหลทำภายใน FPGA จึงสร้างเส้นทางข้อมูลทรูพุตสูงได้

Positive ONE Group ให้การสนับสนุนแบบครบวงจรสำหรับ Stream Buffer Controller ตั้งแต่การให้คำปรึกษาในการเลือกรุ่น การจัดหารุ่นประเมิน การช่วยเข้าถึงแบบอ้างอิง ไปจนถึงการจัดหาและการดูแลระยะยาวเมื่อเข้าสู่การผลิตจำนวนมาก เราทำงานเป็นภาษาอังกฤษและภาษาญี่ปุ่น

แผนภาพ

ลักษณะภายนอกและโครงสร้างภายใน

CONCEPTUAL BLOCK DIAGRAM — Stream Buffer ControllerInputIFCoreLogicBufferFIFOOutputIFFPGA FABRIC (VHDL IP)
แผนภาพบล็อกภายใน (จัดทำโดย Positive ONE)
SYSTEM CONNECTION — Stream Buffer Controllerลอจิกของผู้ใช้Your logicStream Buffer ControllerIP CoreEthernetNetworkAXIMAC
ภาพการเชื่อมต่อระบบ
สเปก IP

สเปกหลัก

สเปกหลักของ Stream Buffer Controller
มาตรฐานที่รองรับ— (IP บัฟเฟอร์สตรีม)
ตระกูล FPGA ที่รองรับAMD (Xilinx) / Altera (Intel)
ความเร็วขึ้นกับการกำหนดค่า
การจัดวางพอร์ต— (การควบคุมบัฟเฟอร์)
โหมดการทำงานการจัดการบัฟเฟอร์สตรีมทรูพุตสูง
ความหน่วงและวิธีส่งต่อDMA และการบัฟเฟอร์
อินเทอร์เฟซAXI4 / AXI4-Stream
สิทธิ์การใช้งานสิทธิ์การใช้งานรายโครงการ
สิ่งที่ส่งมอบRTL แบบตัวอย่าง และเอกสาร
การผสานกับ EDAVivado IP Integrator

การใช้ทรัพยากรจริง (LUT/FF/BRAM) อุปกรณ์ที่รองรับ และเกรดความเร็ว เปลี่ยนแปลงตามการกำหนดค่า แจ้งความต้องการของคุณมา แล้วเราจะเสนอตัวเลขที่เจาะจงตอนเสนอราคา

อินเทอร์เฟซและการใช้งาน

อินเทอร์เฟซหลักและการใช้งาน

อินเทอร์เฟซหลัก

  • AXI / AXI-Stream (การเชื่อมต่อภายใน FPGA)
  • อินเทอร์เฟซบัส FPGA มาตรฐาน

การใช้งานทั่วไป

  • การผนวกบล็อกฟังก์ชันเข้ากับการออกแบบ FPGA ของคุณ
  • ลดเวลาพัฒนาและระยะเวลาตรวจสอบ
  • การสร้างสายประมวลผลสัญญาณ การสื่อสาร และการควบคุม
FAQ

คำถามที่พบบ่อย

IP core นี้จัดส่งในรูปแบบใด

ให้สิทธิ์การใช้งานเป็นรายโครงการ มีรุ่นประเมินผลให้ด้วย คุณจึงตรวจสอบการทำงานบน FPGA ของคุณก่อนผลิตจำนวนมากได้ สิ่งที่ส่งมอบคือเน็ตลิสต์หรือ RTL ที่เข้ารหัส แบบตัวอย่าง และคู่มือผู้ใช้

Stream Buffer Controller ใช้ได้กับ FPGA รุ่นใดบ้าง

FPGA ที่รองรับคือ AMD (Xilinx) / Altera (Intel) เลือกผู้ผลิตด้วยรหัสผลิตภัณฑ์ อุปกรณ์ที่ผู้ผลิตระบุคือ AMD 7-Series / Intel Arria 10 / Intel Cyclone V / Intel Cyclone 10 เครื่องมือออกแบบที่รองรับคือ AMD ISE / AMD Vivado / Altera Quartus หากกำหนดอุปกรณ์เป้าหมายแล้ว กรุณาสอบถามเรา

Stream Buffer Controller จัดส่งและให้สิทธิ์การใช้งานในรูปแบบใด

จัดส่งเป็น IP core ในรูปซอร์ส VHDL พร้อมแพ็กเกจสนับสนุนทางเทคนิค พารามิเตอร์จำนวนมากทั้งตอนสังเคราะห์และตอนทำงานช่วยปรับการใช้ทรัพยากร FPGA ให้เหมาะสม และพัฒนาแบบสั่งทำตามการใช้งานได้

มีวิธีใดในการประเมิน Stream Buffer Controller บ้าง

สามารถขอไลเซนส์ประเมินระยะเวลา 3 เดือนได้กรุณาติดต่อเราเพื่อปรึกษาการกำหนดค่า

ราคาและระยะเวลาส่งมอบของ Stream Buffer Controller เป็นอย่างไร

ราคาของ Stream Buffer Controller เปลี่ยนแปลงตามการกำหนดค่า รูปแบบสิทธิ์การใช้งาน จำนวน และข้อกำหนดแบบสั่งทำ เราจึงเสนอราคาเป็นรายกรณี กรุณากรอกวัตถุประสงค์การใช้งานและจำนวนในแบบฟอร์มติดต่อบนหน้านี้ วิศวกรของเราจะตรวจสอบสเปกแล้วแจ้งราคาและระยะเวลาส่งมอบ

สอบถามเกี่ยวกับ Stream Buffer Controller

Stream Buffer Controller จำหน่ายในญี่ปุ่นโดย Positive ONE Group ตัวแทนจำหน่ายแบบเพิ่มมูลค่า (VAR) ของ Enclustra จากสวิตเซอร์แลนด์ ความพร้อมจำหน่าย จำนวน และราคา เราจะตรวจสอบกับผู้ผลิตก่อนแจ้งกลับ

เนื่องจากราคาเปลี่ยนแปลงตามการกำหนดค่าและจำนวน เราจึงไม่แสดงราคาและสต๊อกบนเว็บไซต์ขอใบเสนอราคาเฉพาะราย

สภาพแวดล้อมการออกแบบ

FPGA ที่รองรับ
AMD (Xilinx) / Altera (Intel)
อุปกรณ์ที่รองรับ
AMD 7-Series / Intel Arria 10 / Intel Cyclone V / Intel Cyclone 10
เครื่องมือออกแบบ
AMD ISE / AMD Vivado / Altera Quartus
การประเมิน
ไลเซนส์ประเมิน 3 เดือน (ตามคำขอ)
ไลเซนส์
ไลเซนส์แบบไซต์ (หนึ่งสถานที่ รัศมีไม่เกิน 5 กม.)