Enclustra / ip

Universal DSP Library

IP DSP ที่ปรับให้เหมาะกับ FPGA

ไลบรารี IP DSP ที่ปรับให้เหมาะกับ FPGA ช่วยเร่งการออกแบบงานประมวลผลสัญญาณ

Universal DSP LibraryIP core สำหรับการสื่อสารEnclustra
FPGA
IP DSP ที่ปรับให้เหมาะกับ FPGA
Memory
Temp
Size
IP core
ภาพรวมผลิตภัณฑ์

ภาพรวมผลิตภัณฑ์

Universal DSP Library เป็นไลบรารี IP DSP ที่ปรับให้เหมาะกับ FPGA ซึ่ง Enclustra จัดหาให้ บล็อกประมวลผลสัญญาณอย่างตัวกรอง การแปลง และการคำนวณ ถูกสร้างอย่างมีประสิทธิภาพตามทรัพยากรของ FPGA จึงลดเวลาออกแบบสายประมวลผลสัญญาณ

Positive ONE Group ให้การสนับสนุนแบบครบวงจรสำหรับ Universal DSP Library ตั้งแต่การให้คำปรึกษาในการเลือกรุ่น การจัดหารุ่นประเมิน การช่วยเข้าถึงแบบอ้างอิง ไปจนถึงการจัดหาและการดูแลระยะยาวเมื่อเข้าสู่การผลิตจำนวนมาก เราทำงานเป็นภาษาอังกฤษและภาษาญี่ปุ่น

แผนภาพ

ลักษณะภายนอกและโครงสร้างภายใน

INTERNAL BLOCK DIAGRAM — Universal DSP LibraryInputIFCoreLogicBufferFIFOOutputIFFPGA FABRIC (VHDL IP)
แผนภาพบล็อกภายใน (จัดทำโดย Positive ONE)
SYSTEM CONNECTION — Universal DSP Libraryลอจิกของผู้ใช้Your logicUniversal DSP LibraryIP CoreEthernetNetworkAXIMAC
ภาพการเชื่อมต่อระบบ
สเปก IP

สเปกหลัก

สเปกหลักของ Universal DSP Library
มาตรฐานที่รองรับ— (ไลบรารี DSP)
ตระกูล FPGA ที่รองรับรองรับ AMD, Intel, Microchip และ Lattice
ความเร็วขึ้นกับการกำหนดค่า
การจัดวางพอร์ต— (ไลบรารีฟังก์ชัน)
โหมดการทำงานกลุ่มส่วนประกอบ DSP เช่น FIR, FFT และตัวกรอง
ความหน่วงและวิธีส่งต่อกำหนดพารามิเตอร์ได้ (ขึ้นกับการกำหนดค่า)
อินเทอร์เฟซAXI4-Stream
สิทธิ์การใช้งานสิทธิ์การใช้งานไลบรารี
สิ่งที่ส่งมอบซอร์ส RTL เอกสาร และเทสต์เบนช์
การผสานกับ EDAVivado / Quartus / Libero / Diamond

การใช้ทรัพยากรจริง (LUT/FF/BRAM) อุปกรณ์ที่รองรับ และเกรดความเร็ว เปลี่ยนแปลงตามการกำหนดค่า แจ้งความต้องการของคุณมา แล้วเราจะเสนอตัวเลขที่เจาะจงตอนเสนอราคา

อินเทอร์เฟซและการใช้งาน

อินเทอร์เฟซหลักและการใช้งาน

อินเทอร์เฟซหลัก

  • AXI / AXI-Stream (การเชื่อมต่อภายใน FPGA)
  • อินเทอร์เฟซบัส FPGA มาตรฐาน

การใช้งานทั่วไป

  • การผนวกบล็อกฟังก์ชันเข้ากับการออกแบบ FPGA ของคุณ
  • ลดเวลาพัฒนาและระยะเวลาตรวจสอบ
  • การสร้างสายประมวลผลสัญญาณ การสื่อสาร และการควบคุม
FAQ

คำถามที่พบบ่อย

IP core นี้จัดส่งในรูปแบบใด

ให้สิทธิ์การใช้งานเป็นรายโครงการ มีรุ่นประเมินผลให้ด้วย คุณจึงตรวจสอบการทำงานบน FPGA ของคุณก่อนผลิตจำนวนมากได้ สิ่งที่ส่งมอบคือเน็ตลิสต์หรือ RTL ที่เข้ารหัส แบบตัวอย่าง และคู่มือผู้ใช้

Universal DSP Library ใช้ได้กับ FPGA รุ่นใดบ้าง

เป็นไปตามมาตรฐานเปิด จึงติดตั้งได้บน FPGA หลายตระกูล โดยเฉพาะของ AMD/Xilinx จัดส่งเป็นซอร์ส VHDL และรองรับเครื่องมือ EDA อย่าง AMD Vivado

Universal DSP Library จัดส่งและให้สิทธิ์การใช้งานในรูปแบบใด

จัดส่งเป็น IP core ในรูปซอร์ส VHDL พร้อมแพ็กเกจสนับสนุนทางเทคนิค พารามิเตอร์จำนวนมากทั้งตอนสังเคราะห์และตอนทำงานช่วยปรับการใช้ทรัพยากร FPGA ให้เหมาะสม และพัฒนาแบบสั่งทำตามการใช้งานได้

มีวิธีใดในการประเมิน Universal DSP Library บ้าง

ตรวจสอบการทำงานบนอุปกรณ์จริงได้ด้วยชุดประเมินผล แบบตัวอย่าง โมดูล SocTek หรืออุปกรณ์ RelyUm ของ SoC-e และมีการกำหนดค่าที่เริ่มประเมินผลแบบเสียบใช้งานได้ทันทีด้วย

ราคาและระยะเวลาส่งมอบของ Universal DSP Library เป็นอย่างไร

ราคาของ Universal DSP Library เปลี่ยนแปลงตามการกำหนดค่า รูปแบบสิทธิ์การใช้งาน จำนวน และข้อกำหนดแบบสั่งทำ เราจึงเสนอราคาเป็นรายกรณี กรุณากรอกวัตถุประสงค์การใช้งานและจำนวนในแบบฟอร์มติดต่อบนหน้านี้ วิศวกรของเราจะตรวจสอบสเปกแล้วแจ้งราคาและระยะเวลาส่งมอบ

สอบถามเกี่ยวกับ Universal DSP Library

Universal DSP Library จำหน่ายในญี่ปุ่นโดย Positive ONE Group ตัวแทนจำหน่ายแบบเพิ่มมูลค่า (VAR) ของ Enclustra จากสวิตเซอร์แลนด์ ความพร้อมจำหน่าย จำนวน และราคา เราจะตรวจสอบกับผู้ผลิตก่อนแจ้งกลับ

เนื่องจากราคาเปลี่ยนแปลงตามการกำหนดค่าและจำนวน เราจึงไม่แสดงราคาและสต๊อกบนเว็บไซต์ขอใบเสนอราคาเฉพาะราย