Enclustra / ip

UDP/IP Ethernet

UDP/IP Ethernet IP

IP core อีเทอร์เน็ตที่ทำการสื่อสาร UDP/IP ภายใน FPGA สำหรับการสื่อสารความหน่วงต่ำ

UDP/IP EthernetIP core สำหรับการสื่อสารEnclustra
FPGA
UDP/IP Ethernet IP
Memory
Temp
Size
IP core
ภาพรวมผลิตภัณฑ์

ภาพรวมผลิตภัณฑ์

UDP/IP Ethernet เป็น IP core สำหรับการสื่อสาร UDP/IP Ethernet ที่ Enclustra จัดหาให้ เนื่องจากทำการสื่อสาร UDP/IP ให้เสร็จภายใน FPGA โดยไม่ผ่านโปรเซสเซอร์ จึงให้การส่งข้อมูลที่หน่วงต่ำและทรูพุตสูง

Positive ONE Group ให้การสนับสนุนแบบครบวงจรสำหรับ UDP/IP Ethernet ตั้งแต่การให้คำปรึกษาในการเลือกรุ่น การจัดหารุ่นประเมิน การช่วยเข้าถึงแบบอ้างอิง ไปจนถึงการจัดหาและการดูแลระยะยาวเมื่อเข้าสู่การผลิตจำนวนมาก เราทำงานเป็นภาษาอังกฤษและภาษาญี่ปุ่น

แผนภาพ

ลักษณะภายนอกและโครงสร้างภายใน

INTERNAL BLOCK DIAGRAM — UDP/IP EthernetInputIFCoreLogicBufferFIFOOutputIFFPGA FABRIC (VHDL IP)
แผนภาพบล็อกภายใน (จัดทำโดย Positive ONE)
SYSTEM CONNECTION — UDP/IP Ethernetลอจิกของผู้ใช้Your logicUDP/IP EthernetIP CoreEthernetNetworkAXIMAC
ภาพการเชื่อมต่อระบบ
สเปก IP

สเปกหลัก

สเปกหลักของ UDP/IP Ethernet
มาตรฐานที่รองรับUDP/IP over Ethernet
ตระกูล FPGA ที่รองรับรองรับ AMD และ Intel
ความเร็ว1000 Mbps (ขึ้นกับการกำหนดค่า)
การจัดวางพอร์ตEthernet MAC พร้อมสแตก UDP/IP
โหมดการทำงานUDP/IP ด้วยฮาร์ดแวร์ (ความหน่วงต่ำ ไม่เพิ่มภาระ CPU)
ความหน่วงและวิธีส่งต่อประมวลผลด้วยฮาร์ดแวร์ (ความหน่วงต่ำ)
อินเทอร์เฟซAXI4-Stream / AXI4-Lite, (R)GMII
สิทธิ์การใช้งานสิทธิ์การใช้งานรายโครงการ มีรุ่นประเมินผล
สิ่งที่ส่งมอบเน็ตลิสต์หรือ RTL ที่เข้ารหัส แบบตัวอย่าง และคู่มือผู้ใช้
การผสานกับ EDAVivado IP Integrator

การใช้ทรัพยากรจริง (LUT/FF/BRAM) อุปกรณ์ที่รองรับ และเกรดความเร็ว เปลี่ยนแปลงตามการกำหนดค่า แจ้งความต้องการของคุณมา แล้วเราจะเสนอตัวเลขที่เจาะจงตอนเสนอราคา

อินเทอร์เฟซและการใช้งาน

อินเทอร์เฟซหลักและการใช้งาน

อินเทอร์เฟซหลัก

  • อินเทอร์เฟซ Ethernet MAC
  • AXI / AXI-Stream (การเชื่อมต่อภายใน FPGA)

การใช้งานทั่วไป

  • การผนวกบล็อกฟังก์ชันเข้ากับการออกแบบ FPGA ของคุณ
  • ลดเวลาพัฒนาและระยะเวลาตรวจสอบ
  • การสร้างสายประมวลผลสัญญาณ การสื่อสาร และการควบคุม
FAQ

คำถามที่พบบ่อย

IP core นี้จัดส่งในรูปแบบใด

ให้สิทธิ์การใช้งานเป็นรายโครงการ มีรุ่นประเมินผลให้ด้วย คุณจึงตรวจสอบการทำงานบน FPGA ของคุณก่อนผลิตจำนวนมากได้ สิ่งที่ส่งมอบคือเน็ตลิสต์หรือ RTL ที่เข้ารหัส แบบตัวอย่าง และคู่มือผู้ใช้

UDP/IP Ethernet ใช้ได้กับ FPGA รุ่นใดบ้าง

เป็นไปตามมาตรฐานเปิด จึงติดตั้งได้บน FPGA หลายตระกูล โดยเฉพาะของ AMD/Xilinx จัดส่งเป็นซอร์ส VHDL และรองรับเครื่องมือ EDA อย่าง AMD Vivado

UDP/IP Ethernet จัดส่งและให้สิทธิ์การใช้งานในรูปแบบใด

จัดส่งเป็น IP core ในรูปซอร์ส VHDL พร้อมแพ็กเกจสนับสนุนทางเทคนิค พารามิเตอร์จำนวนมากทั้งตอนสังเคราะห์และตอนทำงานช่วยปรับการใช้ทรัพยากร FPGA ให้เหมาะสม และพัฒนาแบบสั่งทำตามการใช้งานได้

มีวิธีใดในการประเมิน UDP/IP Ethernet บ้าง

ตรวจสอบการทำงานบนอุปกรณ์จริงได้ด้วยชุดประเมินผล แบบตัวอย่าง โมดูล SocTek หรืออุปกรณ์ RelyUm ของ SoC-e และมีการกำหนดค่าที่เริ่มประเมินผลแบบเสียบใช้งานได้ทันทีด้วย

ราคาและระยะเวลาส่งมอบของ UDP/IP Ethernet เป็นอย่างไร

ราคาของ UDP/IP Ethernet เปลี่ยนแปลงตามการกำหนดค่า รูปแบบสิทธิ์การใช้งาน จำนวน และข้อกำหนดแบบสั่งทำ เราจึงเสนอราคาเป็นรายกรณี กรุณากรอกวัตถุประสงค์การใช้งานและจำนวนในแบบฟอร์มติดต่อบนหน้านี้ วิศวกรของเราจะตรวจสอบสเปกแล้วแจ้งราคาและระยะเวลาส่งมอบ

สอบถามเกี่ยวกับ UDP/IP Ethernet

UDP/IP Ethernet จำหน่ายในญี่ปุ่นโดย Positive ONE Group ตัวแทนจำหน่ายแบบเพิ่มมูลค่า (VAR) ของ Enclustra จากสวิตเซอร์แลนด์ ความพร้อมจำหน่าย จำนวน และราคา เราจะตรวจสอบกับผู้ผลิตก่อนแจ้งกลับ

เนื่องจากราคาเปลี่ยนแปลงตามการกำหนดค่าและจำนวน เราจึงไม่แสดงราคาและสต๊อกบนเว็บไซต์ขอใบเสนอราคาเฉพาะราย