UDP/IP Ethernet
IP core Ethernet yang menjalankan komunikasi UDP/IP di dalam FPGA, untuk komunikasi berlatensi rendah.
Ringkasan produk
UDP/IP Ethernet adalah IP core komunikasi UDP/IP Ethernet dari Enclustra. Karena komunikasi UDP/IP diselesaikan di dalam FPGA tanpa melalui prosesor, transmisi data menjadi berlatensi rendah dan berthroughput tinggi.
Positive ONE Group mendukung UDP/IP Ethernet secara menyeluruh, mulai dari konsultasi pemilihan, penyediaan versi evaluasi, bantuan memperoleh desain referensi, hingga pasokan dan dukungan jangka panjang saat produksi massal. Kami bekerja dalam bahasa Inggris dan Jepang.
Tampilan dan struktur internal
Spesifikasi utama
| Standar yang didukung | UDP/IP over Ethernet |
|---|---|
| Keluarga FPGA yang didukung | Mendukung AMD dan Intel |
| Kecepatan | 1000 Mbps (bergantung konfigurasi) |
| Susunan port | Ethernet MAC dengan tumpukan UDP/IP |
| Mode operasi | UDP/IP berbasis perangkat keras (latensi rendah, tanpa beban CPU) |
| Latensi dan cara penerusan | Pemrosesan perangkat keras (latensi rendah) |
| Antarmuka | AXI4-Stream / AXI4-Lite, (R)GMII |
| Lisensi | Lisensi per proyek, tersedia versi evaluasi |
| Yang diserahkan | Netlist atau RTL terenkripsi, desain contoh, dan manual pengguna |
| Integrasi EDA | Vivado IP Integrator |
Pemakaian sumber daya sebenarnya (LUT/FF/BRAM), perangkat yang didukung, dan kelas kecepatan berbeda menurut konfigurasi. Sampaikan kebutuhan Anda, dan kami akan memberikan angka konkret saat penawaran.
Antarmuka utama dan penggunaan
Antarmuka utama
- Antarmuka Ethernet MAC
- AXI / AXI-Stream (koneksi internal FPGA)
Penggunaan umum
- Menanamkan blok fungsi ke dalam desain FPGA Anda
- Memperpendek waktu pengembangan dan verifikasi
- Membangun jalur pemrosesan sinyal, komunikasi, dan kontrol
Pertanyaan umum
Bagaimana IP core ini disediakan?
Dilisensikan per proyek. Versi evaluasi juga tersedia sehingga Anda dapat memastikan kerjanya pada FPGA Anda sebelum produksi massal. Yang diserahkan berupa netlist atau RTL terenkripsi, desain contoh, dan manual pengguna.
UDP/IP Ethernet dapat digunakan pada FPGA apa saja?
Mengikuti standar terbuka sehingga dapat diterapkan pada beberapa keluarga FPGA, terutama dari AMD/Xilinx. Dikirim sebagai sumber VHDL dan kompatibel dengan alat EDA seperti AMD Vivado.
Bagaimana UDP/IP Ethernet dikirim dan dilisensikan?
Dikirim sebagai IP core dalam bentuk sumber VHDL disertai paket dukungan teknis. Banyak parameter saat sintesis maupun saat berjalan memungkinkan optimasi pemakaian sumber daya FPGA, dan pengembangan kustom sesuai aplikasi juga dimungkinkan.
Bagaimana cara mengevaluasi UDP/IP Ethernet?
Anda dapat memastikan kerjanya pada perangkat nyata memakai kit evaluasi, desain contoh, modul SocTek, atau perangkat RelyUm dari SoC-e. Tersedia pula konfigurasi yang memungkinkan evaluasi plug-and-play.
Bagaimana harga dan waktu pengiriman UDP/IP Ethernet?
Harga UDP/IP Ethernet berubah menurut konfigurasi, bentuk lisensi, jumlah, dan spesifikasi kustom, sehingga kami memberikan penawaran secara individual. Isikan tujuan penggunaan dan jumlah pada formulir kontak di halaman ini; insinyur kami akan memeriksa spesifikasi lalu mengirimkan penawaran dan waktu pengiriman.
Produk terkait dalam keluarga IP core Enclustra
Model lain dalam lini produk yang sama. Anda dapat memilih berdasarkan skala logika, jumlah I/O, dan rentang suhu.
Lihat semua produk dengan Zynq UltraScale+ MPSoC ／ Lihat semua produk dengan Zynq-7000 SoC ／ Cari menurut keluarga FPGA ／ Cari menurut aplikasi
Tanyakan tentang UDP/IP Ethernet
UDP/IP Ethernet ditangani di Jepang oleh Positive ONE Group, value-added reseller (VAR) untuk Enclustra dari Swiss. Ketersediaan, jumlah, dan harga akan kami pastikan ke pabrik sebelum menjawab.
Karena harga berubah menurut konfigurasi dan jumlah, kami tidak menampilkan harga dan stok di situs web.Minta penawaran individual