产品概要
UDP/IP Ethernet 是 Enclustra 提供的 UDP/IP Ethernet 通信 IP 核。无需经过处理器即可在 FPGA 内完成 UDP/IP 通信，从而实现低时延、高吞吐的数据传输。
Positive ONE Group 就 UDP/IP Ethernet 提供一站式支持：选型咨询、评估版提供、参考设计的获取协助，以及量产阶段的供货与长期对应。我们以英语和日语开展工作。
外观与内部结构
主要规格
| 支持的标准 | UDP/IP over Ethernet |
|---|---|
| 支持的 FPGA 系列 | 支持 AMD 与 Intel |
| 速率 | 1000 Mbps（取决于配置） |
| 端口配置 | Ethernet MAC 与 UDP/IP 协议栈 |
| 工作模式 | 硬件 UDP/IP（低时延、无 CPU 负载） |
| 时延与转发方式 | 硬件处理（低时延） |
| 接口 | AXI4-Stream / AXI4-Lite, (R)GMII |
| 授权 | 项目授权 / 备有评估版 |
| 交付物 | 网表或加密 RTL、示例设计、用户手册 |
| EDA 集成 | Vivado IP Integrator |
实际的资源占用（LUT/FF/BRAM）、支持的器件与速度等级随配置而异。请告知您的需求，我们会在报价时给出具体数值。
主要接口与用途
主要接口
- Ethernet MAC 接口
- AXI / AXI-Stream（FPGA 内部互联）
典型用途
- 将功能模块集成到自有 FPGA 设计中
- 缩短开发工时与验证周期
- 信号处理、通信与控制流水线的实现
常见问题
该 IP 核以何种形式提供？
按项目授权提供。备有评估版，可在量产前于贵公司的 FPGA 上验证运行。交付物为网表或加密 RTL、示例设计与用户手册。
UDP/IP Ethernet 可以用在哪些 FPGA 上？
基于开放标准，可实现在以 AMD/Xilinx 为主的多个 FPGA 系列上。以 VHDL 源码提供，支持 AMD Vivado 等 EDA 工具。
UDP/IP Ethernet 的交付形式与授权方式是什么？
以 VHDL 源码 IP 核形式提供，并附带技术支持包。可通过丰富的综合期与运行期参数优化 FPGA 资源占用，也可根据用途进行定制开发。
如何评估 UDP/IP Ethernet？
可使用评估套件、示例设计以及 SoC-e 的 SocTek 模块或 RelyUm 设备，在实机上验证运行。也有可即插即用开始评估的配置。
UDP/IP Ethernet 的价格和交期如何？
UDP/IP Ethernet 的价格随配置、授权方式、数量及定制内容而变动，因此采用单独报价。请在本页的咨询表单中填写用途与数量，我们的工程师会确认规格后回复报价与交期。
Enclustra — IP 核系列的相关产品
同一产品线的其他型号。可按逻辑规模、I/O 数量与温度等级进行选择。
查看全部搭载 Zynq UltraScale+ MPSoC 的产品 ／ 查看全部搭载 Zynq-7000 SoC 的产品 ／ 按 FPGA 系列查找 ／ 按用途查找
价格随配置与数量变动，因此本网站不公布价格与库存。索取单独报价