產品概要
UDP/IP Ethernet 是 Enclustra 提供的 UDP/IP Ethernet 通訊 IP 核。無需經過處理器即可在 FPGA 內完成 UDP/IP 通訊，從而實現低時延、高吞吐的資料傳輸。
Positive ONE Group 就 UDP/IP Ethernet 提供一站式支援：選型諮詢、評估版提供、參考設計的獲取協助，以及量產階段的供貨與長期對應。我們以英語和日語進行作業。
外觀與內部結構
主要規格
| 支援的標準 | UDP/IP over Ethernet |
|---|---|
| 支援的 FPGA 系列 | 支援 AMD 與 Intel |
| 速率 | 1000 Mbps（取決於配置） |
| 埠配置 | Ethernet MAC 與 UDP/IP 協議棧 |
| 工作模式 | 硬體 UDP/IP（低時延、無 CPU 負載） |
| 時延與轉發方式 | 硬體處理（低時延） |
| 介面 | AXI4-Stream / AXI4-Lite, (R)GMII |
| 授權 | 專案授權 / 備有評估版 |
| 交付物 | 網表或加密 RTL、示例設計、使用者手冊 |
| EDA 整合 | Vivado IP Integrator |
實際的資源佔用（LUT/FF/BRAM）、支援的器件與速度等級隨配置而異。請告知您的需求，我們會在報價時給出具體數值。
主要介面與用途
主要介面
- Ethernet MAC 介面
- AXI / AXI-Stream（FPGA 內部互聯）
典型用途
- 將功能模組整合到自有 FPGA 設計中
- 縮短開發工時與驗證週期
- 訊號處理、通訊與控制流水線的實現
常見問題
該 IP 核以何種形式提供？
按專案授權提供。備有評估版，可在量產前於貴公司的 FPGA 上驗證執行。交付物為網表或加密 RTL、示例設計與使用者手冊。
UDP/IP Ethernet 可以用在哪些 FPGA 上？
基於開放標準，可實現在以 AMD/Xilinx 為主的多個 FPGA 系列上。以 VHDL 原始碼提供，支援 AMD Vivado 等 EDA 工具。
UDP/IP Ethernet 的交付形式與授權方式是什麼？
以 VHDL 原始碼 IP 核形式提供，並附帶技術支援包。可透過豐富的綜合期與執行期引數最佳化 FPGA 資源佔用，也可根據用途進行定製開發。
如何評估 UDP/IP Ethernet？
可使用評估套件、示例設計以及 SoC-e 的 SocTek 模組或 RelyUm 裝置，在實機上驗證執行。也有可即插即用開始評估的配置。
UDP/IP Ethernet 的價格和交期如何？
UDP/IP Ethernet 的價格隨配置、授權方式、數量及定製內容而變動，因此採用單獨報價。請在本頁的諮詢表單中填寫用途與數量，我們的工程師會確認規格後回覆報價與交期。
Enclustra — IP 核系列的相關產品
同一產品線的其他型號。可按邏輯規模、I/O 數量與溫度等級進行選擇。
檢視全部搭載 Zynq UltraScale+ MPSoC 的產品 ／ 檢視全部搭載 Zynq-7000 SoC 的產品 ／ 按 FPGA 系列查詢 ／ 按用途查詢
價格隨配置與數量變動，因此本網站不公佈價格與庫存。索取單獨報價