Enclustra / ip

UDP/IP Ethernet

UDP/IP Ethernet IP

IP core Ethernet yang menjalankan komunikasi UDP/IP di dalam FPGA, untuk komunikasi berlatensi rendah.

UDP/IP Ethernet — komunikasi Ethernet UDP/IP teras IP
FPGA
UDP/IP Ethernet IP
Memory
—
Temp
—
Size
IP core
Ringkasan produk

Ringkasan produk

UDP/IP Ethernet adalah IP core komunikasi UDP/IP Ethernet dari Enclustra. Kerana komunikasi UDP/IP diselesaikan di dalam FPGA tanpa melalui pemproses, transmisi data menjadi berlatensi rendah dan berthroughput tinggi.

Positive ONE Group menyokong UDP/IP Ethernet secara menyeluruh, bermula daripada perundingan pemilihan, penyediaan versi penilaian, bantuan memperoleh reka bentuk rujukan, sehingga bekalan dan sokongan jangka panjang semasa pengeluaran besar-besaran. Kami bekerja dalam bahasa Inggeris dan Jepun.

Diagram

Paparan dan struktur dalaman

Dalaman BLOCK DIAGRAM — UDP/IP EthernetInputIFCoreLogicBufferFIFOOutputIFFPGA FABRIC (VHDL IP)
Diagram blok dalaman (disusun oleh Positive ONE)
SYSTEM CONNECTION — UDP/IP EthernetLogik penggunaYour logicUDP/IP EthernetIP CoreEthernetNetworkAXIMAC
Gambaran sambungan sistem
Spesifikasi IP

Spesifikasi utama

Spesifikasi utama UDP/IP Ethernet
Piawaian yang disokongUDP/IP over Ethernet
Keluarga FPGA yang disokongMenyokong AMD dan Intel
Kelajuan1000 Mbps (bergantung konfigurasi)
Susunan portEthernet MAC dengan tumpukan UDP/IP
Mode operasiUDP/IP berasaskan perkakasan (latensi rendah, tanpa beban CPU)
Latensi dan cara pemajuanPemprosesan perkakasan (latensi rendah)
Antara mukaAXI4-Stream / AXI4-Lite, (R)GMII
LesenLesen per projek, tersedia versi penilaian
Yang diserahkanNetlist atau RTL terenkripsi, reka bentuk contoh, dan manual pengguna
Integrasi EDAVivado IP Integrator

Penggunaan sumber sebenarnya (LUT/FF/BRAM), peranti yang disokong, dan kelas kelajuan berbeza mengikut konfigurasi. Nyatakan keperluan anda, dan kami akan memberikan angka khusus semasa sebut harga.

Antara muka dan penggunaan

Antara muka utama dan penggunaan

Antara muka utama

  • Antara muka Ethernet MAC
  • AXI / AXI-Stream (sambungan dalaman FPGA)

Penggunaan am

  • Menanamkan blok fungsi ke dalam reka bentuk FPGA anda
  • Memperpendek masa pembangunan dan pengesahan
  • Membangun jalur pemprosesan isyarat, komunikasi, dan kawalan
FAQ

Soalan am

Bagaimana IP core ini disediakan?

Dilesenkan per projek. Versi penilaian juga tersedia sehingga anda boleh memastikan kerjanya pada FPGA anda sebelum pengeluaran besar-besaran. Yang diserahkan berupa netlist atau RTL terenkripsi, reka bentuk contoh, dan manual pengguna.

UDP/IP Ethernet boleh digunakan pada FPGA apa sahaja?

FPGA disokong: AMD (Xilinx) / Altera (Intel). Pengeluar dipilih melalui kod produk. Peranti yang disenaraikan pengeluar: AMD UltraScale / AMD 7-Series / Intel Cyclone V. Alat reka bentuk disokong: AMD ISE / AMD Vivado / Altera Quartus. Jika peranti sasaran sudah ditetapkan, sila tanya kami.

Bagaimana UDP/IP Ethernet dihantar dan dilesenkan?

Dibekalkan sebagai IP core dalam bentuk sumber VHDL disertakan pakej sokongan teknikal. Banyak parameter semasa sintesis mahupun semasa berjalan membolehkan pengoptimuman penggunaan sumber FPGA, dan pembangunan tersuai mengikut aplikasi juga boleh dilakukan.

Bagaimana cara menilai UDP/IP Ethernet?

Lesen penilaian tiga bulan boleh dipohon. Perkakasan penilaian: Mars AX3 modul FPGA / Mars ST3 papan asas. Sila hubungi kami untuk membincangkan konfigurasi.

Bagaimana harga dan masa penghantaran UDP/IP Ethernet?

Harga UDP/IP Ethernet berubah mengikut konfigurasi, bentuk lesen, kuantiti, dan spesifikasi tersuai, maka kami memberikan sebut harga secara berasingan. Isikan tujuan penggunaan dan kuantiti pada borang hubungan di halaman ini; jurutera kami akan menyemak spesifikasi kemudian menghantarkan sebut harga dan masa penghantaran.

Tanya tentang UDP/IP Ethernet

UDP/IP Ethernet dikendalikan di Jepun oleh Positive ONE Group, value-added reseller (VAR) bagi Enclustra dari Switzerland. Ketersediaan, kuantiti dan harga akan kami sahkan dengan pengeluar sebelum menjawab.

Kerana harga berubah mengikut konfigurasi dan kuantiti, kami tidak memaparkan harga dan stok di laman web. Minta sebut harga berasingan

Persekitaran reka bentuk

FPGA disokong
AMD (Xilinx) / Altera (Intel)
Peranti disokong
AMD UltraScale / AMD 7-Series / Intel Cyclone V
Alat reka bentuk
AMD ISE / AMD Vivado / Altera Quartus
Penilaian
Lesen penilaian tiga bulan (atas permohonan)
Perkakasan penilaian
Mars AX3 modul FPGA
Mars ST3 papan asas
Lesen
Lesen tapak (satu lokasi, radius bawah 5 km)