UDP/IP Ethernet
IP core Ethernet yang menjalankan komunikasi UDP/IP di dalam FPGA, untuk komunikasi berlatensi rendah.
Ringkasan produk
UDP/IP Ethernet adalah IP core komunikasi UDP/IP Ethernet dari Enclustra. Kerana komunikasi UDP/IP diselesaikan di dalam FPGA tanpa melalui pemproses, transmisi data menjadi berlatensi rendah dan berthroughput tinggi.
Positive ONE Group menyokong UDP/IP Ethernet secara menyeluruh, bermula daripada perundingan pemilihan, penyediaan versi penilaian, bantuan memperoleh reka bentuk rujukan, sehingga bekalan dan sokongan jangka panjang semasa pengeluaran besar-besaran. Kami bekerja dalam bahasa Inggeris dan Jepun.
Paparan dan struktur internal
Spesifikasi utama
| Piawaian yang disokong | UDP/IP over Ethernet |
|---|---|
| Keluarga FPGA yang disokong | Menyokong AMD dan Intel |
| Kelajuan | 1000 Mbps (bergantung konfigurasi) |
| Susunan port | Ethernet MAC dengan tumpukan UDP/IP |
| Mode operasi | UDP/IP berasaskan perkakasan (latensi rendah, tanpa beban CPU) |
| Latensi dan cara pemajuan | Pemprosesan perkakasan (latensi rendah) |
| Antara muka | AXI4-Stream / AXI4-Lite, (R)GMII |
| Lisensi | Lisensi per projek, tersedia versi penilaian |
| Yang diserahkan | Netlist atau RTL terenkripsi, reka bentuk contoh, dan manual pengguna |
| Integrasi EDA | Vivado IP Integrator |
Penggunaan sumber sebenarnya (LUT/FF/BRAM), peranti yang disokong, dan kelas kelajuan berbeza mengikut konfigurasi. Nyatakan keperluan anda, dan kami akan memberikan angka konkret semasa sebut harga.
Antara muka utama dan penggunaan
Antara muka utama
- Antara muka Ethernet MAC
- AXI / AXI-Stream (sambungan internal FPGA)
Penggunaan am
- Menanamkan blok fungsi ke dalam reka bentuk FPGA anda
- Memperpendek masa pembangunan dan pengesahan
- Membangun jalur pemprosesan isyarat, komunikasi, dan kawalan
Soalan am
Bagaimana IP core ini disediakan?
Dilisensikan per projek. Versi penilaian juga tersedia sehingga anda boleh memastikan kerjanya pada FPGA anda sebelum pengeluaran besar-besaran. Yang diserahkan berupa netlist atau RTL terenkripsi, reka bentuk contoh, dan manual pengguna.
UDP/IP Ethernet boleh digunakan pada FPGA apa sahaja?
Mengikuti piawaian terbuka sehingga boleh dilaksanakan pada beberapa keluarga FPGA, terutama dari AMD/Xilinx. Dibekalkan sebagai sumber VHDL dan kompatibel dengan alat EDA seperti AMD Vivado.
Bagaimana UDP/IP Ethernet dihantar dan dilisensikan?
Dibekalkan sebagai IP core dalam bentuk sumber VHDL disertakan pakej sokongan teknikal. Banyak parameter semasa sintesis mahupun semasa berjalan membolehkan pengoptimuman penggunaan sumber FPGA, dan pembangunan tersuai mengikut aplikasi juga boleh dilakukan.
Bagaimana cara menilai UDP/IP Ethernet?
anda boleh memastikan kerjanya pada peranti sebenar menggunakan kit penilaian, reka bentuk contoh, modul SocTek, atau peranti RelyUm dari SoC-e. Tersedia pula konfigurasi yang membolehkan penilaian plug-and-play.
Bagaimana harga dan masa penghantaran UDP/IP Ethernet?
Harga UDP/IP Ethernet berubah mengikut konfigurasi, bentuk lesen, kuantiti, dan spesifikasi tersuai, maka kami memberikan sebut harga secara berasingan. Isikan tujuan penggunaan dan kuantiti pada borang hubungan di halaman ini; jurutera kami akan menyemak spesifikasi kemudian menghantarkan sebut harga dan masa penghantaran.
Produk berkaitan dalam keluarga IP core Enclustra
Model lain dalam barisan produk yang sama. anda boleh memilih berdasarkan skala logik, kuantiti I/O, dan julat suhu.
Lihat semua produk dengan Zynq UltraScale+ MPSoC ／ Lihat semua produk dengan Zynq-7000 SoC ／ Cari mengikut keluarga FPGA ／ Cari mengikut aplikasi
Tanya tentang UDP/IP Ethernet
UDP/IP Ethernet dikendalikan di Jepun oleh Positive ONE Group, value-added reseller (VAR) bagi Enclustra dari Switzerland. Ketersediaan, kuantiti dan harga akan kami sahkan dengan pengeluar sebelum menjawab.
Kerana harga berubah mengikut konfigurasi dan kuantiti, kami tidak memaparkan harga dan stok di laman web.Minta sebut harga berasingan