Stream Buffer Controller
IP core pengurus buffer untuk aliran data berkelajuan tinggi.
Ringkasan produk
Stream Buffer Controller adalah IP core pengurus buffer untuk aliran data berkelajuan tinggi dari Enclustra. Storan sementara dan kawalan laju data dilakukan di dalam FPGA, sehingga jalur data berthroughput tinggi boleh dibina.
Positive ONE Group menyokong Stream Buffer Controller secara menyeluruh, bermula daripada perundingan pemilihan, penyediaan versi penilaian, bantuan memperoleh reka bentuk rujukan, sehingga bekalan dan sokongan jangka panjang semasa pengeluaran besar-besaran. Kami bekerja dalam bahasa Inggeris dan Jepun.
Paparan dan struktur internal
Spesifikasi utama
| Piawaian yang disokong | — (IP buffer aliran) |
|---|---|
| Keluarga FPGA yang disokong | Menyokong AMD dan Intel |
| Kelajuan | Bergantung konfigurasi |
| Susunan port | — (pengawal buffer) |
| Mode operasi | Pengurusan buffer aliran data berthroughput tinggi |
| Latensi dan cara pemajuan | DMA dan buffering |
| Antara muka | AXI4 / AXI4-Stream |
| Lisensi | Lisensi per projek |
| Yang diserahkan | RTL, reka bentuk contoh, dan dokumen |
| Integrasi EDA | Vivado IP Integrator |
Penggunaan sumber sebenarnya (LUT/FF/BRAM), peranti yang disokong, dan kelas kelajuan berbeza mengikut konfigurasi. Nyatakan keperluan anda, dan kami akan memberikan angka konkret semasa sebut harga.
Antara muka utama dan penggunaan
Antara muka utama
- AXI / AXI-Stream (sambungan internal FPGA)
- Antara muka bus FPGA piawaian
Penggunaan am
- Menanamkan blok fungsi ke dalam reka bentuk FPGA anda
- Memperpendek masa pembangunan dan pengesahan
- Membangun jalur pemprosesan isyarat, komunikasi, dan kawalan
Soalan am
Bagaimana IP core ini disediakan?
Dilisensikan per projek. Versi penilaian juga tersedia sehingga anda boleh memastikan kerjanya pada FPGA anda sebelum pengeluaran besar-besaran. Yang diserahkan berupa netlist atau RTL terenkripsi, reka bentuk contoh, dan manual pengguna.
Stream Buffer Controller boleh digunakan pada FPGA apa sahaja?
Mengikuti piawaian terbuka sehingga boleh dilaksanakan pada beberapa keluarga FPGA, terutama dari AMD/Xilinx. Dibekalkan sebagai sumber VHDL dan kompatibel dengan alat EDA seperti AMD Vivado.
Bagaimana Stream Buffer Controller dihantar dan dilisensikan?
Dibekalkan sebagai IP core dalam bentuk sumber VHDL disertakan pakej sokongan teknikal. Banyak parameter semasa sintesis mahupun semasa berjalan membolehkan pengoptimuman penggunaan sumber FPGA, dan pembangunan tersuai mengikut aplikasi juga boleh dilakukan.
Bagaimana cara menilai Stream Buffer Controller?
anda boleh memastikan kerjanya pada peranti sebenar menggunakan kit penilaian, reka bentuk contoh, modul SocTek, atau peranti RelyUm dari SoC-e. Tersedia pula konfigurasi yang membolehkan penilaian plug-and-play.
Bagaimana harga dan masa penghantaran Stream Buffer Controller?
Harga Stream Buffer Controller berubah mengikut konfigurasi, bentuk lesen, kuantiti, dan spesifikasi tersuai, maka kami memberikan sebut harga secara berasingan. Isikan tujuan penggunaan dan kuantiti pada borang hubungan di halaman ini; jurutera kami akan menyemak spesifikasi kemudian menghantarkan sebut harga dan masa penghantaran.
Produk berkaitan dalam keluarga IP core Enclustra
Model lain dalam barisan produk yang sama. anda boleh memilih berdasarkan skala logik, kuantiti I/O, dan julat suhu.
Lihat semua produk dengan Zynq UltraScale+ MPSoC ／ Lihat semua produk dengan Zynq-7000 SoC ／ Cari mengikut keluarga FPGA ／ Cari mengikut aplikasi
Tanya tentang Stream Buffer Controller
Stream Buffer Controller dikendalikan di Jepun oleh Positive ONE Group, value-added reseller (VAR) bagi Enclustra dari Switzerland. Ketersediaan, kuantiti dan harga akan kami sahkan dengan pengeluar sebelum menjawab.
Kerana harga berubah mengikut konfigurasi dan kuantiti, kami tidak memaparkan harga dan stok di laman web.Minta sebut harga berasingan