Enclustra / ip

Stream Buffer Controller

IP điều khiển bộ đệm luồng

IP core quản lý bộ đệm cho luồng dữ liệu tốc độ cao.

Stream Buffer ControllerIP core truyền thôngEnclustra
FPGA
IP điều khiển bộ đệm luồng
Memory
Temp
Size
IP core
Tổng quan sản phẩm

Tổng quan sản phẩm

Stream Buffer Controller là IP core quản lý bộ đệm cho luồng dữ liệu tốc độ cao do Enclustra cung cấp. Việc lưu tạm và điều tiết lưu lượng được thực hiện ngay trong FPGA, cho phép xây dựng đường dữ liệu thông lượng cao.

Positive ONE Group hỗ trợ trọn gói cho Stream Buffer Controller: tư vấn lựa chọn, cung cấp bản đánh giá, hỗ trợ tiếp cận thiết kế tham chiếu, cung ứng và hỗ trợ dài hạn khi sản xuất hàng loạt. Chúng tôi làm việc bằng tiếng Anh và tiếng Nhật.

Sơ đồ

Hình thức bên ngoài và cấu trúc bên trong

INTERNAL BLOCK DIAGRAM — Stream Buffer ControllerInputIFCoreLogicBufferFIFOOutputIFFPGA FABRIC (VHDL IP)
Sơ đồ khối bên trong (do Positive ONE lập)
SYSTEM CONNECTION — Stream Buffer ControllerLogic người dùngYour logicStream Buffer ControllerIP CoreEthernetNetworkAXIMAC
Sơ đồ kết nối hệ thống
Thông số IP

Thông số chính

Thông số chính của Stream Buffer Controller
Chuẩn hỗ trợ— (IP đệm luồng)
Dòng FPGA hỗ trợHỗ trợ AMD và Intel
Tốc độTùy theo cấu hình
Cấu hình cổng— (điều khiển bộ đệm)
Chế độ hoạt độngQuản lý bộ đệm luồng thông lượng cao
Độ trễ và cách chuyển tiếpDMA và đệm dữ liệu
Giao tiếpAXI4 / AXI4-Stream
Giấy phépCấp phép theo dự án
Sản phẩm bàn giaoRTL, thiết kế mẫu và tài liệu
Tích hợp EDAVivado IP Integrator

Mức sử dụng tài nguyên thực tế (LUT/FF/BRAM), thiết bị hỗ trợ và cấp tốc độ thay đổi theo cấu hình. Xin cho biết yêu cầu của bạn, chúng tôi sẽ đưa ra con số cụ thể khi báo giá.

Giao tiếp và ứng dụng

Giao tiếp chính và ứng dụng

Giao tiếp chính

  • AXI / AXI-Stream (kết nối bên trong FPGA)
  • Giao tiếp bus FPGA tiêu chuẩn

Ứng dụng điển hình

  • Tích hợp khối chức năng vào thiết kế FPGA của bạn
  • Rút ngắn công sức phát triển và thời gian kiểm chứng
  • Hiện thực các chuỗi xử lý tín hiệu, truyền thông và điều khiển
FAQ

Câu hỏi thường gặp

IP core này được cung cấp như thế nào?

Cấp phép theo từng dự án. Có bản đánh giá để bạn kiểm chứng hoạt động trên FPGA của mình trước khi sản xuất hàng loạt. Sản phẩm bàn giao gồm netlist hoặc RTL đã mã hóa, thiết kế mẫu và hướng dẫn sử dụng.

Stream Buffer Controller dùng được trên những FPGA nào?

Dựa trên chuẩn mở, có thể hiện thực trên nhiều dòng FPGA, chủ yếu là AMD/Xilinx. Được cung cấp dưới dạng mã nguồn VHDL và tương thích với các công cụ EDA như AMD Vivado.

Stream Buffer Controller được cung cấp và cấp phép như thế nào?

Được cung cấp dưới dạng IP core mã nguồn VHDL kèm gói hỗ trợ kỹ thuật. Nhiều tham số ở thời điểm tổng hợp và chạy cho phép tối ưu mức dùng tài nguyên FPGA, và có thể phát triển tùy chỉnh theo ứng dụng.

Có cách nào để đánh giá Stream Buffer Controller không?

Bạn có thể kiểm chứng hoạt động trên thiết bị thật bằng bộ kit đánh giá, thiết kế mẫu, mô-đun SocTek hoặc thiết bị RelyUm của SoC-e. Cũng có cấu hình cho phép bắt đầu đánh giá theo kiểu cắm là chạy.

Giá và thời gian giao hàng của Stream Buffer Controller như thế nào?

Giá của Stream Buffer Controller thay đổi theo cấu hình, hình thức cấp phép, số lượng và các yêu cầu tùy chỉnh, nên chúng tôi báo giá riêng cho từng trường hợp. Vui lòng điền mục đích sử dụng và số lượng vào biểu mẫu liên hệ trên trang này; kỹ sư của chúng tôi sẽ xác nhận thông số rồi gửi báo giá và thời gian giao hàng.

Liên hệ về Stream Buffer Controller

Stream Buffer Controller được cung cấp tại Nhật Bản bởi Positive ONE Group, nhà phân phối giá trị gia tăng (VAR) của Enclustra (Thụy Sĩ). Khả năng cung ứng, số lượng và giá sẽ được xác nhận với nhà sản xuất trước khi phản hồi.

Vì giá thay đổi theo cấu hình và số lượng nên chúng tôi không công bố giá và tồn kho trên trang web.Yêu cầu báo giá riêng