Ana sayfa / Ürün listesi / Stream Buffer Controller‹ ÖncekiSonraki ›
Enclustra / ip

Stream Buffer Controller

Akış arabelleği denetim IP’si

Yüksek hızlı veri akışları için arabellek yönetimi IP çekirdeği.

Stream Buffer Controllerİletişim IP çekirdeğiEnclustra
FPGA
Akış arabelleği denetim IP’si
Memory
Temp
Size
IP çekirdeği
Ürün özeti

Ürün özeti

Stream Buffer Controller, Enclustra tarafından sağlanan, yüksek hızlı veri akışları için bir arabellek yönetimi IP çekirdeğidir. Verinin geçici olarak tutulması ve akış denetimi FPGA içinde yapıldığından yüksek veri hızlı bir yol kurulabilir.

Positive ONE Group, Stream Buffer Controller için baştan sona destek verir: seçim danışmanlığı, değerlendirme sürümünün sağlanması, referans tasarıma erişim desteği ve seri üretimde tedarik ile uzun vadeli bakım. İngilizce ve Japonca çalışıyoruz.

Şema

Görünüm ve iç yapı

INTERNAL BLOCK DIAGRAM — Stream Buffer ControllerInputIFCoreLogicBufferFIFOOutputIFFPGA FABRIC (VHDL IP)
Dahili blok şeması (Positive ONE tarafından hazırlanmıştır)
SYSTEM CONNECTION — Stream Buffer ControllerKullanıcı mantığıYour logicStream Buffer ControllerIP CoreEthernetNetworkAXIMAC
Sistem bağlantısı görünümü
IP özellikleri

Temel özellikler

Stream Buffer Controller temel teknik özellikleri
Desteklenen standartlar— (akış arabelleği IP’si)
Desteklenen FPGA aileleriAMD ve Intel desteği
HızYapılandırmaya bağlı
Port yapılandırması— (arabellek denetimi)
Çalışma moduYüksek veri hızlı akış arabelleği yönetimi
Gecikme ve iletim yöntemiDMA ve arabellekleme
ArayüzAXI4 / AXI4-Stream
LisansProje lisansı
Teslim edilenlerRTL, örnek tasarım ve belgeler
EDA entegrasyonuVivado IP Integrator

Gerçek kaynak kullanımı (LUT/FF/BRAM), desteklenen cihazlar ve hız sınıfı yapılandırmaya göre değişir. Gereksinimlerinizi bildirirseniz teklif aşamasında somut değerleri sunarız.

Arayüzler ve kullanım

Başlıca arayüzler ve kullanım

Başlıca arayüzler

  • AXI / AXI-Stream (FPGA iç bağlantısı)
  • Standart FPGA veri yolu arayüzü

Tipik kullanım

  • Kendi FPGA tasarımınıza işlev bloğu eklenmesi
  • Geliştirme süresinin ve doğrulama aşamasının kısalması
  • Sinyal işleme, iletişim ve denetim hattının kurulması
FAQ

Sık sorulan sorular

Bu IP çekirdeği hangi biçimde sağlanır?

Proje bazında lisanslanır. Değerlendirme sürümü de bulunduğundan seri üretim öncesinde kendi FPGA’nızda çalışmasını doğrulayabilirsiniz. Teslim edilenler netlist veya şifreli RTL, örnek tasarım ve kullanım kılavuzudur.

Stream Buffer Controller hangi FPGA’larda kullanılabilir?

Açık standartlara uyduğundan başta AMD/Xilinx olmak üzere birçok FPGA ailesine yerleştirilebilir. VHDL kaynağı olarak sağlanır ve AMD Vivado gibi EDA araçlarıyla uyumludur.

Stream Buffer Controller nasıl teslim edilir ve nasıl lisanslanır?

VHDL kaynağı biçiminde IP çekirdeği olarak sağlanır ve teknik destek paketi eşlik eder. Sentez ve çalışma zamanındaki çok sayıda parametre ile FPGA kaynak kullanımı iyileştirilebilir; kullanıma göre özel geliştirme de mümkündür.

Stream Buffer Controller nasıl değerlendirilebilir?

Değerlendirme kitleri, örnek tasarımlar ile SoC-e’nin SocTek modülleri veya RelyUm cihazları üzerinden gerçek donanımda çalışmayı doğrulayabilirsiniz. Bazı yapılandırmalarda değerlendirmeye tak-çalıştır biçimde başlanabilir.

Stream Buffer Controller fiyatı ve teslim süresi nedir?

Stream Buffer Controller fiyatı yapılandırmaya, lisans biçimine, adede ve özel isteklere göre değiştiğinden ayrı ayrı teklif veriyoruz. Bu sayfadaki iletişim formuna kullanım amacını ve adedi yazarsanız, mühendislerimiz özellikleri kontrol edip fiyatı ve teslim süresini bildirir.

Stream Buffer Controller hakkında soru sorun

Stream Buffer Controller, İsviçreli Enclustra’nın Japonya’daki katma değerli bayisi (VAR) Positive ONE Group tarafından sunulur. Temin edilebilirlik, adet ve fiyatı üreticiye danışıp bildiririz.

Fiyat yapılandırmaya ve adede göre değiştiğinden, web sitesinde fiyat ve stok bilgisi göstermiyoruz.Bireysel teklif talep edin