Stream Buffer Controller
IP core pengelola buffer untuk aliran data berkecepatan tinggi.
Ringkasan produk
Stream Buffer Controller adalah IP core pengelola buffer untuk aliran data berkecepatan tinggi dari Enclustra. Penyimpanan sementara dan pengendalian laju data dilakukan di dalam FPGA, sehingga jalur data berthroughput tinggi dapat dibangun.
Positive ONE Group mendukung Stream Buffer Controller secara menyeluruh, mulai dari konsultasi pemilihan, penyediaan versi evaluasi, bantuan memperoleh desain referensi, hingga pasokan dan dukungan jangka panjang saat produksi massal. Kami bekerja dalam bahasa Inggris dan Jepang.
Tampilan dan struktur internal
Spesifikasi utama
| Standar yang didukung | — (IP buffer aliran) |
|---|---|
| Keluarga FPGA yang didukung | Mendukung AMD dan Intel |
| Kecepatan | Bergantung konfigurasi |
| Susunan port | — (pengendali buffer) |
| Mode operasi | Pengelolaan buffer aliran data berthroughput tinggi |
| Latensi dan cara penerusan | DMA dan buffering |
| Antarmuka | AXI4 / AXI4-Stream |
| Lisensi | Lisensi per proyek |
| Yang diserahkan | RTL, desain contoh, dan dokumen |
| Integrasi EDA | Vivado IP Integrator |
Pemakaian sumber daya sebenarnya (LUT/FF/BRAM), perangkat yang didukung, dan kelas kecepatan berbeda menurut konfigurasi. Sampaikan kebutuhan Anda, dan kami akan memberikan angka konkret saat penawaran.
Antarmuka utama dan penggunaan
Antarmuka utama
- AXI / AXI-Stream (koneksi internal FPGA)
- Antarmuka bus FPGA standar
Penggunaan umum
- Menanamkan blok fungsi ke dalam desain FPGA Anda
- Memperpendek waktu pengembangan dan verifikasi
- Membangun jalur pemrosesan sinyal, komunikasi, dan kontrol
Pertanyaan umum
Bagaimana IP core ini disediakan?
Dilisensikan per proyek. Versi evaluasi juga tersedia sehingga Anda dapat memastikan kerjanya pada FPGA Anda sebelum produksi massal. Yang diserahkan berupa netlist atau RTL terenkripsi, desain contoh, dan manual pengguna.
Stream Buffer Controller dapat digunakan pada FPGA apa saja?
Mengikuti standar terbuka sehingga dapat diterapkan pada beberapa keluarga FPGA, terutama dari AMD/Xilinx. Dikirim sebagai sumber VHDL dan kompatibel dengan alat EDA seperti AMD Vivado.
Bagaimana Stream Buffer Controller dikirim dan dilisensikan?
Dikirim sebagai IP core dalam bentuk sumber VHDL disertai paket dukungan teknis. Banyak parameter saat sintesis maupun saat berjalan memungkinkan optimasi pemakaian sumber daya FPGA, dan pengembangan kustom sesuai aplikasi juga dimungkinkan.
Bagaimana cara mengevaluasi Stream Buffer Controller?
Anda dapat memastikan kerjanya pada perangkat nyata memakai kit evaluasi, desain contoh, modul SocTek, atau perangkat RelyUm dari SoC-e. Tersedia pula konfigurasi yang memungkinkan evaluasi plug-and-play.
Bagaimana harga dan waktu pengiriman Stream Buffer Controller?
Harga Stream Buffer Controller berubah menurut konfigurasi, bentuk lisensi, jumlah, dan spesifikasi kustom, sehingga kami memberikan penawaran secara individual. Isikan tujuan penggunaan dan jumlah pada formulir kontak di halaman ini; insinyur kami akan memeriksa spesifikasi lalu mengirimkan penawaran dan waktu pengiriman.
Produk terkait dalam keluarga IP core Enclustra
Model lain dalam lini produk yang sama. Anda dapat memilih berdasarkan skala logika, jumlah I/O, dan rentang suhu.
Lihat semua produk dengan Zynq UltraScale+ MPSoC ／ Lihat semua produk dengan Zynq-7000 SoC ／ Cari menurut keluarga FPGA ／ Cari menurut aplikasi
Tanyakan tentang Stream Buffer Controller
Stream Buffer Controller ditangani di Jepang oleh Positive ONE Group, value-added reseller (VAR) untuk Enclustra dari Swiss. Ketersediaan, jumlah, dan harga akan kami pastikan ke pabrik sebelum menjawab.
Karena harga berubah menurut konfigurasi dan jumlah, kami tidak menampilkan harga dan stok di situs web.Minta penawaran individual