Enclustra / ip

Universal DSP Library

IP DSP tối ưu cho FPGA

Thư viện IP DSP tối ưu cho FPGA, giúp rút ngắn thiết kế xử lý tín hiệu.

Universal DSP LibraryIP core truyền thôngEnclustra
FPGA
IP DSP tối ưu cho FPGA
Memory
Temp
Size
IP core
Tổng quan sản phẩm

Tổng quan sản phẩm

Universal DSP Library là thư viện IP DSP đã tối ưu cho FPGA do Enclustra cung cấp. Các khối xử lý tín hiệu như bộ lọc, phép biến đổi và phép toán được hiện thực hiệu quả theo tài nguyên FPGA, giúp giảm công sức thiết kế chuỗi xử lý tín hiệu.

Positive ONE Group hỗ trợ trọn gói cho Universal DSP Library: tư vấn lựa chọn, cung cấp bản đánh giá, hỗ trợ tiếp cận thiết kế tham chiếu, cung ứng và hỗ trợ dài hạn khi sản xuất hàng loạt. Chúng tôi làm việc bằng tiếng Anh và tiếng Nhật.

Sơ đồ

Hình thức bên ngoài và cấu trúc bên trong

INTERNAL BLOCK DIAGRAM — Universal DSP LibraryInputIFCoreLogicBufferFIFOOutputIFFPGA FABRIC (VHDL IP)
Sơ đồ khối bên trong (do Positive ONE lập)
SYSTEM CONNECTION — Universal DSP LibraryLogic người dùngYour logicUniversal DSP LibraryIP CoreEthernetNetworkAXIMAC
Sơ đồ kết nối hệ thống
Thông số IP

Thông số chính

Thông số chính của Universal DSP Library
Chuẩn hỗ trợ— (thư viện DSP)
Dòng FPGA hỗ trợHỗ trợ AMD, Intel, Microchip và Lattice
Tốc độTùy theo cấu hình
Cấu hình cổng— (thư viện hàm)
Chế độ hoạt độngNhóm thành phần DSP gồm FIR, FFT và các bộ lọc
Độ trễ và cách chuyển tiếpTham số hóa (tùy cấu hình)
Giao tiếpAXI4-Stream
Giấy phépCấp phép thư viện
Sản phẩm bàn giaoMã nguồn RTL, tài liệu và testbench
Tích hợp EDAVivado / Quartus / Libero / Diamond

Mức sử dụng tài nguyên thực tế (LUT/FF/BRAM), thiết bị hỗ trợ và cấp tốc độ thay đổi theo cấu hình. Xin cho biết yêu cầu của bạn, chúng tôi sẽ đưa ra con số cụ thể khi báo giá.

Giao tiếp và ứng dụng

Giao tiếp chính và ứng dụng

Giao tiếp chính

  • AXI / AXI-Stream (kết nối bên trong FPGA)
  • Giao tiếp bus FPGA tiêu chuẩn

Ứng dụng điển hình

  • Tích hợp khối chức năng vào thiết kế FPGA của bạn
  • Rút ngắn công sức phát triển và thời gian kiểm chứng
  • Hiện thực các chuỗi xử lý tín hiệu, truyền thông và điều khiển
FAQ

Câu hỏi thường gặp

IP core này được cung cấp như thế nào?

Cấp phép theo từng dự án. Có bản đánh giá để bạn kiểm chứng hoạt động trên FPGA của mình trước khi sản xuất hàng loạt. Sản phẩm bàn giao gồm netlist hoặc RTL đã mã hóa, thiết kế mẫu và hướng dẫn sử dụng.

Universal DSP Library dùng được trên những FPGA nào?

Dựa trên chuẩn mở, có thể hiện thực trên nhiều dòng FPGA, chủ yếu là AMD/Xilinx. Được cung cấp dưới dạng mã nguồn VHDL và tương thích với các công cụ EDA như AMD Vivado.

Universal DSP Library được cung cấp và cấp phép như thế nào?

Được cung cấp dưới dạng IP core mã nguồn VHDL kèm gói hỗ trợ kỹ thuật. Nhiều tham số ở thời điểm tổng hợp và chạy cho phép tối ưu mức dùng tài nguyên FPGA, và có thể phát triển tùy chỉnh theo ứng dụng.

Có cách nào để đánh giá Universal DSP Library không?

Bạn có thể kiểm chứng hoạt động trên thiết bị thật bằng bộ kit đánh giá, thiết kế mẫu, mô-đun SocTek hoặc thiết bị RelyUm của SoC-e. Cũng có cấu hình cho phép bắt đầu đánh giá theo kiểu cắm là chạy.

Giá và thời gian giao hàng của Universal DSP Library như thế nào?

Giá của Universal DSP Library thay đổi theo cấu hình, hình thức cấp phép, số lượng và các yêu cầu tùy chỉnh, nên chúng tôi báo giá riêng cho từng trường hợp. Vui lòng điền mục đích sử dụng và số lượng vào biểu mẫu liên hệ trên trang này; kỹ sư của chúng tôi sẽ xác nhận thông số rồi gửi báo giá và thời gian giao hàng.

Liên hệ về Universal DSP Library

Universal DSP Library được cung cấp tại Nhật Bản bởi Positive ONE Group, nhà phân phối giá trị gia tăng (VAR) của Enclustra (Thụy Sĩ). Khả năng cung ứng, số lượng và giá sẽ được xác nhận với nhà sản xuất trước khi phản hồi.

Vì giá thay đổi theo cấu hình và số lượng nên chúng tôi không công bố giá và tồn kho trên trang web.Yêu cầu báo giá riêng