IP 核（在自有 FPGA 中實現）／嵌入式模組（整合至載板設計）／擴充卡（插入 PC）／成品裝置（安裝即可）。開發工時與自由度差異很大。
檢視部署方式的選擇方法 →
產品概要
MRS — Managed Redundant Switch 屬於 SoC-e 的 SocTek IP 核系列，是針對工業乙太網的軟 IP。實現在 FPGA 中即可將高可用、低時延的網路功能整合到貴公司的產品裡。
Positive ONE Group 就 MRS — Managed Redundant Switch 提供一站式支援：選型諮詢、評估版提供、參考設計的獲取協助，以及量產階段的供貨與長期對應。我們以英語和日語進行作業。
外觀與內部結構
主要規格
| 支援的標準 | IEC 62439-3 與 IEEE 802.1Q（HPS 與 MES 整合） |
|---|---|
| 支援的 FPGA 系列 | AMD（Xilinx） |
| 速率 | 10/100/1000 Mbps |
| 埠配置 | HSR/PRP 環網加標準埠（最多 32，受資源限制） |
| 工作模式 | 備援、管理型交換與 DLR / MRP / STP |
| 時延與轉發方式 | 環網埠 cut-through，標準埠 store-and-forward |
| 介面 | AXI4-Lite / MDIO / COE / UART, (R)GMII |
| 授權 | 專案授權 / 備有評估版 |
| 交付物 | 網表或加密 RTL、示例設計、使用者手冊 |
| EDA 整合 | Vivado IP Integrator |
實際的資源佔用（LUT/FF/BRAM）、支援的器件與速度等級隨配置而異。請告知您的需求，我們會在報價時給出具體數值。
主要介面與用途
主要介面
- Ethernet MAC / PHY 介面
- AXI（FPGA 內部互聯）
典型用途
- 嵌入式系統的核心處理
- 工業、測量與通訊應用
常見問題
該 IP 核以何種形式提供？
按專案授權提供。備有評估版，可在量產前於貴公司的 FPGA 上驗證執行。交付物為網表或加密 RTL、示例設計與使用者手冊。
MRS — Managed Redundant Switch 可以用在哪些 FPGA 上？
支援的 FPGA 為 AMD（Xilinx）。原廠公布的對象元件為 Xilinx 6-Series / Xilinx 7-Series / Xilinx UltraScale / Xilinx UltraScale+。支援的開發工具為 AMD Vivado。若目標元件已確定，請與我們確認可行性。
MRS — Managed Redundant Switch 的交付形式與授權方式是什麼？
以 VHDL 原始碼 IP 核形式提供，並附帶技術支援包。可透過豐富的綜合期與執行期引數最佳化 FPGA 資源佔用，也可根據用途進行定製開發。
如何評估 MRS — Managed Redundant Switch？
提供加密、限時的評估授權（取得條件請洽詢）。評估硬體為 SMARTzynq Brick / SMARTmpsoc Brick / MEZU-A7G8 Brick。如需討論配置，請與我們聯絡。
MRS — Managed Redundant Switch 的價格和交期如何？
MRS — Managed Redundant Switch 的價格隨配置、授權方式、數量及定製內容而變動，因此採用單獨報價。請在本頁的諮詢表單中填寫用途與數量，我們的工程師會確認規格後回覆報價與交期。
SoC-e — SocTek IP 核（網路）系列的相關產品
同一產品線的其他型號。可按邏輯規模、I/O 數量與溫度等級進行選擇。
價格隨配置與數量變動，因此本網站不公佈價格與庫存。索取單獨報價
執行環境
- 支援的 FPGA
- AMD（Xilinx）
- 支援的元件
- Xilinx 6-Series / Xilinx 7-Series / Xilinx UltraScale / Xilinx UltraScale+
- 開發工具
- AMD Vivado
- 評估
- 提供加密、限時版本（取得條件請洽詢）
- 評估硬體
- SMARTzynq Brick
SMARTmpsoc Brick
MEZU-A7G8 Brick