HSR/PRP boleh dilaksanakan dalam empat bentuk

IP core (dilaksanakan pada FPGA anda), modul terbenam (dipasang di papan), kad ekspansi (dicolokkan ke PC), atau peranti jadi (tinggal dipasang). Masa pembangunan dan tingkat kebebasannya sangat berbeza.

Lihat cara memilih bentuk pelaksanaan →
Laman utama / Senarai produk / MRS — Managed Redundant Switch‹ SebelumnyaBerikutnya ›
SoC-e / ip

MRS — Managed Redundant Switch

IP VHDL untuk FPGA

IP suis Ethernet terurus dengan sokongan ketersediaan berlebihan, untuk membina rangkaian berketersediaan tinggi.

Tanya produk ini →Lihat spesifikasi
MRS — Managed Redundant SwitchIP core komunikasiSoC-e
FPGA
IP VHDL untuk FPGA
Memory
—
Temp
—
Size
VHDL IP
Ringkasan produk

Ringkasan produk

MRS — Managed Redundant Switch adalah soft IP dalam barisan IP core SocTek dari SoC-e untuk Ethernet industri. Dengan menerapkannya di dalam FPGA, anda boleh membina fungsi rangkaian berketersediaan tinggi dan berlatensi rendah ke dalam produk anda.

Positive ONE Group menyokong MRS — Managed Redundant Switch secara menyeluruh, bermula daripada perundingan pemilihan, penyediaan versi penilaian, bantuan memperoleh reka bentuk rujukan, sehingga bekalan dan sokongan jangka panjang semasa pengeluaran besar-besaran. Kami bekerja dalam bahasa Inggeris dan Jepun.

Diagram

Paparan dan struktur internal

INTERNAL BLOCK DIAGRAM — MRS — Managed Redundant SwitchInputIFCoreLogicBufferFIFOOutputIFFPGA FABRIC (VHDL IP)
Diagram blok internal (disusun oleh Positive ONE)
SYSTEM CONNECTION — MRS — Managed Redundant SwitchLogik penggunaYour logicMRSIP CoreEthernetNetworkAXIMAC
Gambaran sambungan sistem
Spesifikasi IP

Spesifikasi utama

Spesifikasi utama MRS — Managed Redundant Switch
Piawaian yang disokongIEC 62439-3 dan IEEE 802.1Q (penyepaduan HPS dengan MES)
Keluarga FPGA yang disokongMenyokong AMD Zynq UltraScale+, Zynq-7000, Kintex, dan Intel
Kelajuan10/100/1000 Mbps
Susunan portRing HSR/PRP beserta port biasa (sehingga 32, dalam had sumber)
Mode operasiKetersediaan berlebihan, suis terurus, dan DLR / MRP / STP
Latensi dan cara pemajuanCut-through pada port ring dan store-and-forward pada port biasa
Antara mukaAXI4-Lite / MDIO / COE / UART, (R)GMII
LisensiLisensi per projek, tersedia versi penilaian
Yang diserahkanNetlist atau RTL terenkripsi, reka bentuk contoh, dan manual pengguna
Integrasi EDAVivado IP Integrator

Penggunaan sumber sebenarnya (LUT/FF/BRAM), peranti yang disokong, dan kelas kelajuan berbeza mengikut konfigurasi. Nyatakan keperluan anda, dan kami akan memberikan angka konkret semasa sebut harga.

Antara muka dan penggunaan

Antara muka utama dan penggunaan

Antara muka utama

  • Antara muka Ethernet MAC / PHY
  • AXI (sambungan internal FPGA)

Penggunaan am

  • Pemprosesan inti pada sistem terbenam
  • Aplikasi industri, pengukuran, dan komunikasi
FAQ

Soalan am

Bagaimana IP core ini disediakan?

Dilisensikan per projek. Versi penilaian juga tersedia sehingga anda boleh memastikan kerjanya pada FPGA anda sebelum pengeluaran besar-besaran. Yang diserahkan berupa netlist atau RTL terenkripsi, reka bentuk contoh, dan manual pengguna.

MRS — Managed Redundant Switch boleh digunakan pada FPGA apa sahaja?

Mengikuti piawaian terbuka sehingga boleh dilaksanakan pada beberapa keluarga FPGA, terutama dari AMD/Xilinx. Dibekalkan sebagai sumber VHDL dan kompatibel dengan alat EDA seperti AMD Vivado.

Bagaimana MRS — Managed Redundant Switch dihantar dan dilisensikan?

Dibekalkan sebagai IP core dalam bentuk sumber VHDL disertakan pakej sokongan teknikal. Banyak parameter semasa sintesis mahupun semasa berjalan membolehkan pengoptimuman penggunaan sumber FPGA, dan pembangunan tersuai mengikut aplikasi juga boleh dilakukan.

Bagaimana cara menilai MRS — Managed Redundant Switch?

anda boleh memastikan kerjanya pada peranti sebenar menggunakan kit penilaian, reka bentuk contoh, modul SocTek, atau peranti RelyUm dari SoC-e. Tersedia pula konfigurasi yang membolehkan penilaian plug-and-play.

Bagaimana harga dan masa penghantaran MRS — Managed Redundant Switch?

Harga MRS — Managed Redundant Switch berubah mengikut konfigurasi, bentuk lesen, kuantiti, dan spesifikasi tersuai, maka kami memberikan sebut harga secara berasingan. Isikan tujuan penggunaan dan kuantiti pada borang hubungan di halaman ini; jurutera kami akan menyemak spesifikasi kemudian menghantarkan sebut harga dan masa penghantaran.

Produk berkaitan dalam keluarga IP core SocTek dari SoC-e (rangkaian)

Model lain dalam barisan produk yang sama. anda boleh memilih berdasarkan skala logik, kuantiti I/O, dan julat suhu.

MES — Managed Ethernet SwitchIP suis terurus yang menggabungkan ketersediaan berlebihan HSR/PRP dengan port Ethernet lama, menyokong STP/RSTP/MSTP, IEEE 1588 TC, dan 802.1X.IP VHDL untuk FPGATGES — TSN Managed Switch (10G)IP suis terurus dengan sokongan TSN multi-rate dan multiport, menyokong profil penerbangan (P802.1DP), automotif (P802.1DG), dan industri (60802).IP VHDL untuk FPGAMTSN — Multi-port TSN SwitchIP suis TSN terurus yang memberikan bandwidth terjamin dan latensi terprediksi, dengan throughput tinggi dari sumber yang optimum. Penilaian boleh dilakukan pada peranti RelyUm.IP VHDL untuk FPGAHPS — HSR/PRP SwitchKetersediaan berlebihan HSR/PRP dengan masa peralihan sifar (IEC 62439-3 Ed.4.0) dilaksanakan sepenuhnya di perkakasan. Penerusan cut-through memberi latensi sangat rendah.IP VHDL untuk FPGA (boleh dijalankan di FPGA kos berkesan)

Cari mengikut keluarga FPGA ／ Cari mengikut aplikasi

Tanya tentang MRS — Managed Redundant Switch

MRS — Managed Redundant Switch dikendalikan di Jepun oleh Positive ONE Group, value-added reseller (VAR) bagi SoC-e dari Sepanyol. Ketersediaan, kuantiti dan harga akan kami sahkan dengan pengeluar sebelum menjawab.

Ke borang hubungan →Ke senarai produk

Kerana harga berubah mengikut konfigurasi dan kuantiti, kami tidak memaparkan harga dan stok di laman web.Minta sebut harga berasingan

Halaman produk pengeluar (SoC-e)