HSR/PRP boleh dilaksanakan dalam empat bentuk

IP core (dilaksanakan pada FPGA anda), modul terbenam (dipasang di papan), kad ekspansi (dipalamkan ke PC), atau peranti siap (tinggal dipasang). Masa pembangunan dan tahap kebebasannya sangat berbeza.

Lihat cara memilih bentuk pelaksanaan →

Laman utama / Senarai produk / MRS — Managed Redundant Switch‹ Sebelumnya Berikutnya ›

SoC-e / ip

MRS — Managed Redundant Switch

Name: MRS — Managed Redundant Switch
Brand: SoC-e

IP VHDL untuk FPGA

IP suis Ethernet terurus dengan sokongan redundansi, untuk membina rangkaian berketersediaan tinggi.

Tanya produk ini →Lihat spesifikasi

MRS — Managed Redundant Switch — suis terurus lebihan teras IP

FPGA

IP VHDL untuk FPGA

Memory

—

Temp

—

Size

VHDL IP

Ringkasan produk

MRS — Managed Redundant Switch adalah soft IP dalam barisan IP core SocTek dari SoC-e untuk Ethernet industri. Dengan menerapkannya di dalam FPGA, anda boleh membina fungsi rangkaian berketersediaan tinggi dan berlatensi rendah ke dalam produk anda.

Positive ONE Group menyokong MRS — Managed Redundant Switch secara menyeluruh, bermula daripada perundingan pemilihan, penyediaan versi penilaian, bantuan memperoleh reka bentuk rujukan, sehingga bekalan dan sokongan jangka panjang semasa pengeluaran besar-besaran. Kami bekerja dalam bahasa Inggeris dan Jepun.

Diagram

Paparan dan struktur dalaman

Diagram blok dalaman (disusun oleh Positive ONE)

Gambaran sambungan sistem

Spesifikasi IP

Spesifikasi utama

Spesifikasi utama MRS — Managed Redundant Switch
Piawaian yang disokong	IEC 62439-3 dan IEEE 802.1Q (penyepaduan HPS dengan MES)
Keluarga FPGA yang disokong	AMD (Xilinx)
Kelajuan	10/100/1000 Mbps
Susunan port	Ring HSR/PRP beserta port biasa (sehingga 32, dalam had sumber)
Mode operasi	Redundansi, suis terurus, dan DLR / MRP / STP
Latensi dan cara pemajuan	Cut-through pada port ring dan store-and-forward pada port biasa
Antara muka	AXI4-Lite / MDIO / COE / UART, (R)GMII
Lesen	Lesen per projek, tersedia versi penilaian
Yang diserahkan	Netlist atau RTL terenkripsi, reka bentuk contoh, dan manual pengguna
Integrasi EDA	Vivado IP Integrator

Penggunaan sumber sebenarnya (LUT/FF/BRAM), peranti yang disokong, dan kelas kelajuan berbeza mengikut konfigurasi. Nyatakan keperluan anda, dan kami akan memberikan angka khusus semasa sebut harga.

Antara muka dan penggunaan

Antara muka utama dan penggunaan

Antara muka utama

Antara muka Ethernet MAC / PHY
AXI (sambungan dalaman FPGA)

Penggunaan am

Pemprosesan inti pada sistem terbenam
Aplikasi industri, pengukuran, dan komunikasi

FAQ

Soalan am

Bagaimana IP core ini disediakan?

Dilesenkan per projek. Versi penilaian juga tersedia sehingga anda boleh memastikan kerjanya pada FPGA anda sebelum pengeluaran besar-besaran. Yang diserahkan berupa netlist atau RTL terenkripsi, reka bentuk contoh, dan manual pengguna.

MRS — Managed Redundant Switch boleh digunakan pada FPGA apa sahaja?

FPGA disokong: AMD (Xilinx). Peranti yang disenaraikan pengeluar: Xilinx 6-Series / Xilinx 7-Series / Xilinx UltraScale / Xilinx UltraScale+. Alat reka bentuk disokong: AMD Vivado. Jika peranti sasaran sudah ditetapkan, sila tanya kami.

Bagaimana MRS — Managed Redundant Switch dihantar dan dilesenkan?

Dibekalkan sebagai IP core dalam bentuk sumber VHDL disertakan pakej sokongan teknikal. Banyak parameter semasa sintesis mahupun semasa berjalan membolehkan pengoptimuman penggunaan sumber FPGA, dan pembangunan tersuai mengikut aplikasi juga boleh dilakukan.

Bagaimana cara menilai MRS — Managed Redundant Switch?

Lesen penilaian terlindung dengan had masa tersedia (syarat atas permintaan). Perkakasan penilaian: SMARTzynq Brick / SMARTmpsoc Brick / MEZU-A7G8 Brick. Sila hubungi kami untuk membincangkan konfigurasi.

Bagaimana harga dan masa penghantaran MRS — Managed Redundant Switch?

Harga MRS — Managed Redundant Switch berubah mengikut konfigurasi, bentuk lesen, kuantiti, dan spesifikasi tersuai, maka kami memberikan sebut harga secara berasingan. Isikan tujuan penggunaan dan kuantiti pada borang hubungan di halaman ini; jurutera kami akan menyemak spesifikasi kemudian menghantarkan sebut harga dan masa penghantaran.

Produk berkaitan dalam keluarga IP core SocTek dari SoC-e (rangkaian)

Model lain dalam barisan produk yang sama. anda boleh memilih berdasarkan skala logik, kuantiti I/O, dan julat suhu.

MES — Managed Ethernet SwitchIP VHDL untuk FPGAIP VHDL untuk FPGA TGES — TSN Managed Switch (10G)IP VHDL untuk FPGAIP VHDL untuk FPGA MTSN — Multi-port TSN SwitchIP VHDL untuk FPGAIP VHDL untuk FPGA HPS — HSR/PRP SwitchIP VHDL untuk FPGA (boleh dijalankan di FPGA kos berkesan)IP VHDL untuk FPGA (boleh dijalankan di FPGA kos berkesan)

Cari mengikut keluarga FPGA ／ Cari mengikut aplikasi

Tanya tentang MRS — Managed Redundant Switch

MRS — Managed Redundant Switch dikendalikan di Jepun oleh Positive ONE Group, value-added reseller (VAR) bagi SoC-e dari Sepanyol. Ketersediaan, kuantiti dan harga akan kami sahkan dengan pengeluar sebelum menjawab.

Ke borang hubungan →Ke senarai produk

Kerana harga berubah mengikut konfigurasi dan kuantiti, kami tidak memaparkan harga dan stok di laman web. Minta sebut harga berasingan

Persekitaran reka bentuk

FPGA disokong: AMD (Xilinx)
Peranti disokong: Xilinx 6-Series / Xilinx 7-Series / Xilinx UltraScale / Xilinx UltraScale+
Alat reka bentuk: AMD Vivado
Penilaian: Versi terlindung dengan had masa (syarat atas permintaan)
Perkakasan penilaian: SMARTzynq Brick
SMARTmpsoc Brick
MEZU-A7G8 Brick