HSR/PRP dapat diterapkan dalam empat bentuk

IP core (diterapkan pada FPGA Anda), modul tertanam (dipasang di papan), kartu ekspansi (dicolokkan ke PC), atau perangkat jadi (tinggal dipasang). Waktu pengembangan dan tingkat kebebasannya sangat berbeda.

Lihat cara memilih bentuk penerapan →

Beranda / Daftar produk / MRS — Managed Redundant Switch‹ Sebelumnya Berikutnya ›

SoC-e / ip

MRS — Managed Redundant Switch

Name: MRS — Managed Redundant Switch
Brand: SoC-e

IP VHDL untuk FPGA

IP switch Ethernet terkelola dengan dukungan redundansi, untuk membangun jaringan berketersediaan tinggi.

Tanyakan produk ini →Lihat spesifikasi

MRS — Managed Redundant Switch — switch redundan terkelola inti IP

FPGA

IP VHDL untuk FPGA

Memory

—

Temp

—

Size

VHDL IP

Ringkasan produk

MRS — Managed Redundant Switch adalah soft IP dalam jajaran IP core SocTek dari SoC-e untuk Ethernet industri. Dengan menerapkannya di dalam FPGA, Anda dapat membangun fungsi jaringan berketersediaan tinggi dan berlatensi rendah ke dalam produk Anda.

Positive ONE Group mendukung MRS — Managed Redundant Switch secara menyeluruh, mulai dari konsultasi pemilihan, penyediaan versi evaluasi, bantuan memperoleh desain referensi, hingga pasokan dan dukungan jangka panjang saat produksi massal. Kami bekerja dalam bahasa Inggris dan Jepang.

Diagram

Tampilan dan struktur internal

Diagram blok internal (disusun oleh Positive ONE)

Gambaran koneksi sistem

Spesifikasi IP

Spesifikasi utama

Spesifikasi utama MRS — Managed Redundant Switch
Standar yang didukung	IEC 62439-3 dan IEEE 802.1Q (integrasi HPS dengan MES)
Keluarga FPGA yang didukung	AMD (Xilinx)
Kecepatan	10/100/1000 Mbps
Susunan port	Ring HSR/PRP beserta port biasa (hingga 32, dalam batas sumber daya)
Mode operasi	Redundansi, switch terkelola, dan DLR / MRP / STP
Latensi dan cara penerusan	Cut-through pada port ring dan store-and-forward pada port biasa
Antarmuka	AXI4-Lite / MDIO / COE / UART, (R)GMII
Lisensi	Lisensi per proyek, tersedia versi evaluasi
Yang diserahkan	Netlist atau RTL terenkripsi, desain contoh, dan manual pengguna
Integrasi EDA	Vivado IP Integrator

Pemakaian sumber daya sebenarnya (LUT/FF/BRAM), perangkat yang didukung, dan kelas kecepatan berbeda menurut konfigurasi. Sampaikan kebutuhan Anda, dan kami akan memberikan angka konkret saat penawaran.

Antarmuka dan penggunaan

Antarmuka utama dan penggunaan

Antarmuka utama

Antarmuka Ethernet MAC / PHY
AXI (koneksi internal FPGA)

Penggunaan umum

Pemrosesan inti pada sistem tertanam
Aplikasi industri, pengukuran, dan komunikasi

FAQ

Pertanyaan umum

Bagaimana IP core ini disediakan?

Dilisensikan per proyek. Versi evaluasi juga tersedia sehingga Anda dapat memastikan kerjanya pada FPGA Anda sebelum produksi massal. Yang diserahkan berupa netlist atau RTL terenkripsi, desain contoh, dan manual pengguna.

MRS — Managed Redundant Switch dapat digunakan pada FPGA apa saja?

FPGA yang didukung: AMD (Xilinx). Perangkat yang dicantumkan produsen: Xilinx 6-Series / Xilinx 7-Series / Xilinx UltraScale / Xilinx UltraScale+. Alat desain yang didukung: AMD Vivado. Jika perangkat target sudah ditentukan, silakan tanyakan kepada kami.

Bagaimana MRS — Managed Redundant Switch dikirim dan dilisensikan?

Dikirim sebagai IP core dalam bentuk sumber VHDL disertai paket dukungan teknis. Banyak parameter saat sintesis maupun saat berjalan memungkinkan optimasi pemakaian sumber daya FPGA, dan pengembangan kustom sesuai aplikasi juga dimungkinkan.

Bagaimana cara mengevaluasi MRS — Managed Redundant Switch?

Tersedia lisensi evaluasi terenkripsi dan berbatas waktu (syarat atas permintaan). Perangkat keras evaluasi: SMARTzynq Brick / SMARTmpsoc Brick / MEZU-A7G8 Brick. Silakan hubungi kami untuk membahas konfigurasi.

Bagaimana harga dan waktu pengiriman MRS — Managed Redundant Switch?

Harga MRS — Managed Redundant Switch berubah menurut konfigurasi, bentuk lisensi, jumlah, dan spesifikasi kustom, sehingga kami memberikan penawaran secara individual. Isikan tujuan penggunaan dan jumlah pada formulir kontak di halaman ini; insinyur kami akan memeriksa spesifikasi lalu mengirimkan penawaran dan waktu pengiriman.

Produk terkait dalam keluarga IP core SocTek dari SoC-e (jaringan)

Model lain dalam lini produk yang sama. Anda dapat memilih berdasarkan skala logika, jumlah I/O, dan rentang suhu.

MES — Managed Ethernet SwitchIP VHDL untuk FPGAIP VHDL untuk FPGA TGES — TSN Managed Switch (10G)IP VHDL untuk FPGAIP VHDL untuk FPGA MTSN — Multi-port TSN SwitchIP VHDL untuk FPGAIP VHDL untuk FPGA HPS — HSR/PRP SwitchIP VHDL untuk FPGA (dapat dijalankan di FPGA hemat biaya)IP VHDL untuk FPGA (dapat dijalankan di FPGA hemat biaya)

Cari menurut keluarga FPGA ／ Cari menurut aplikasi

Tanyakan tentang MRS — Managed Redundant Switch

MRS — Managed Redundant Switch ditangani di Jepang oleh Positive ONE Group, value-added reseller (VAR) untuk SoC-e dari Spanyol. Ketersediaan, jumlah, dan harga akan kami pastikan ke pabrik sebelum menjawab.

Ke formulir kontak →Ke daftar produk

Karena harga berubah menurut konfigurasi dan jumlah, kami tidak menampilkan harga dan stok di situs web. Minta penawaran individual

Lingkungan desain

FPGA didukung: AMD (Xilinx)
Perangkat didukung: Xilinx 6-Series / Xilinx 7-Series / Xilinx UltraScale / Xilinx UltraScale+
Alat desain: AMD Vivado
Evaluasi: Versi terenkripsi dan berbatas waktu (syarat atas permintaan)
Perangkat keras evaluasi: SMARTzynq Brick
SMARTmpsoc Brick
MEZU-A7G8 Brick