HSR/PRP dapat diterapkan dalam empat bentuk

IP core (diterapkan pada FPGA Anda), modul tertanam (dipasang di papan), kartu ekspansi (dicolokkan ke PC), atau perangkat jadi (tinggal dipasang). Waktu pengembangan dan tingkat kebebasannya sangat berbeda.

Lihat cara memilih bentuk penerapan →
Beranda / Daftar produk / MRS — Managed Redundant Switch‹ SebelumnyaBerikutnya ›
SoC-e / ip

MRS — Managed Redundant Switch

IP VHDL untuk FPGA

IP switch Ethernet terkelola dengan dukungan redundansi, untuk membangun jaringan berketersediaan tinggi.

Tanyakan produk ini →Lihat spesifikasi
MRS — Managed Redundant SwitchIP core komunikasiSoC-e
FPGA
IP VHDL untuk FPGA
Memory
—
Temp
—
Size
VHDL IP
Ringkasan produk

Ringkasan produk

MRS — Managed Redundant Switch adalah soft IP dalam jajaran IP core SocTek dari SoC-e untuk Ethernet industri. Dengan menerapkannya di dalam FPGA, Anda dapat membangun fungsi jaringan berketersediaan tinggi dan berlatensi rendah ke dalam produk Anda.

Positive ONE Group mendukung MRS — Managed Redundant Switch secara menyeluruh, mulai dari konsultasi pemilihan, penyediaan versi evaluasi, bantuan memperoleh desain referensi, hingga pasokan dan dukungan jangka panjang saat produksi massal. Kami bekerja dalam bahasa Inggris dan Jepang.

Diagram

Tampilan dan struktur internal

INTERNAL BLOCK DIAGRAM — MRS — Managed Redundant SwitchInputIFCoreLogicBufferFIFOOutputIFFPGA FABRIC (VHDL IP)
Diagram blok internal (disusun oleh Positive ONE)
SYSTEM CONNECTION — MRS — Managed Redundant SwitchLogika penggunaYour logicMRSIP CoreEthernetNetworkAXIMAC
Gambaran koneksi sistem
Spesifikasi IP

Spesifikasi utama

Spesifikasi utama MRS — Managed Redundant Switch
Standar yang didukungIEC 62439-3 dan IEEE 802.1Q (integrasi HPS dengan MES)
Keluarga FPGA yang didukungMendukung AMD Zynq UltraScale+, Zynq-7000, Kintex, dan Intel
Kecepatan10/100/1000 Mbps
Susunan portRing HSR/PRP beserta port biasa (hingga 32, dalam batas sumber daya)
Mode operasiRedundansi, switch terkelola, dan DLR / MRP / STP
Latensi dan cara penerusanCut-through pada port ring dan store-and-forward pada port biasa
AntarmukaAXI4-Lite / MDIO / COE / UART, (R)GMII
LisensiLisensi per proyek, tersedia versi evaluasi
Yang diserahkanNetlist atau RTL terenkripsi, desain contoh, dan manual pengguna
Integrasi EDAVivado IP Integrator

Pemakaian sumber daya sebenarnya (LUT/FF/BRAM), perangkat yang didukung, dan kelas kecepatan berbeda menurut konfigurasi. Sampaikan kebutuhan Anda, dan kami akan memberikan angka konkret saat penawaran.

Antarmuka dan penggunaan

Antarmuka utama dan penggunaan

Antarmuka utama

  • Antarmuka Ethernet MAC / PHY
  • AXI (koneksi internal FPGA)

Penggunaan umum

  • Pemrosesan inti pada sistem tertanam
  • Aplikasi industri, pengukuran, dan komunikasi
FAQ

Pertanyaan umum

Bagaimana IP core ini disediakan?

Dilisensikan per proyek. Versi evaluasi juga tersedia sehingga Anda dapat memastikan kerjanya pada FPGA Anda sebelum produksi massal. Yang diserahkan berupa netlist atau RTL terenkripsi, desain contoh, dan manual pengguna.

MRS — Managed Redundant Switch dapat digunakan pada FPGA apa saja?

Mengikuti standar terbuka sehingga dapat diterapkan pada beberapa keluarga FPGA, terutama dari AMD/Xilinx. Dikirim sebagai sumber VHDL dan kompatibel dengan alat EDA seperti AMD Vivado.

Bagaimana MRS — Managed Redundant Switch dikirim dan dilisensikan?

Dikirim sebagai IP core dalam bentuk sumber VHDL disertai paket dukungan teknis. Banyak parameter saat sintesis maupun saat berjalan memungkinkan optimasi pemakaian sumber daya FPGA, dan pengembangan kustom sesuai aplikasi juga dimungkinkan.

Bagaimana cara mengevaluasi MRS — Managed Redundant Switch?

Anda dapat memastikan kerjanya pada perangkat nyata memakai kit evaluasi, desain contoh, modul SocTek, atau perangkat RelyUm dari SoC-e. Tersedia pula konfigurasi yang memungkinkan evaluasi plug-and-play.

Bagaimana harga dan waktu pengiriman MRS — Managed Redundant Switch?

Harga MRS — Managed Redundant Switch berubah menurut konfigurasi, bentuk lisensi, jumlah, dan spesifikasi kustom, sehingga kami memberikan penawaran secara individual. Isikan tujuan penggunaan dan jumlah pada formulir kontak di halaman ini; insinyur kami akan memeriksa spesifikasi lalu mengirimkan penawaran dan waktu pengiriman.

Produk terkait dalam keluarga IP core SocTek dari SoC-e (jaringan)

Model lain dalam lini produk yang sama. Anda dapat memilih berdasarkan skala logika, jumlah I/O, dan rentang suhu.

MES — Managed Ethernet SwitchIP switch terkelola yang menggabungkan redundansi HSR/PRP dengan port Ethernet lama, mendukung STP/RSTP/MSTP, IEEE 1588 TC, dan 802.1X.IP VHDL untuk FPGATGES — TSN Managed Switch (10G)IP switch terkelola dengan dukungan TSN multi-rate dan multiport, mendukung profil penerbangan (P802.1DP), otomotif (P802.1DG), dan industri (60802).IP VHDL untuk FPGAMTSN — Multi-port TSN SwitchIP switch TSN terkelola yang memberikan bandwidth terjamin dan latensi terprediksi, dengan throughput tinggi dari sumber daya yang optimal. Evaluasi dimungkinkan pada perangkat RelyUm.IP VHDL untuk FPGAHPS — HSR/PRP SwitchRedundansi HSR/PRP dengan waktu peralihan nol (IEC 62439-3 Ed.4.0) diterapkan sepenuhnya di perangkat keras. Penerusan cut-through memberi latensi sangat rendah.IP VHDL untuk FPGA (dapat dijalankan di FPGA hemat biaya)

Cari menurut keluarga FPGA ／ Cari menurut aplikasi

Tanyakan tentang MRS — Managed Redundant Switch

MRS — Managed Redundant Switch ditangani di Jepang oleh Positive ONE Group, value-added reseller (VAR) untuk SoC-e dari Spanyol. Ketersediaan, jumlah, dan harga akan kami pastikan ke pabrik sebelum menjawab.

Ke formulir kontak →Ke daftar produk

Karena harga berubah menurut konfigurasi dan jumlah, kami tidak menampilkan harga dan stok di situs web.Minta penawaran individual

Halaman produk pabrik (SoC-e)