IP core (diterapkan pada FPGA Anda), modul tertanam (dipasang di papan), kartu ekspansi (dicolokkan ke PC), atau perangkat jadi (tinggal dipasang). Waktu pengembangan dan tingkat kebebasannya sangat berbeda.
Lihat cara memilih bentuk penerapan →HPS — HSR/PRP Switch
Redundansi HSR/PRP dengan waktu peralihan nol (IEC 62439-3 Ed.4.0) diterapkan sepenuhnya di perangkat keras. Penerusan cut-through memberi latensi sangat rendah, untuk perangkat ketenagalistrikan.
Berkas PDF adalah brosur produk resmi dari SoC-e. Sebagian isinya tumpang tindih dengan tabel spesifikasi di halaman ini, namunRujukan utama adalah PDF resmi pabrikansedangkan halaman ini merupakan ringkasannya. Bila ada perbedaan, isi PDF yang berlaku; mohon konfirmasikan kepada kami.
Ringkasan produk
HPS — HSR/PRP Switch adalah soft IP dalam jajaran IP core SocTek dari SoC-e untuk Ethernet dengan ketersediaan tinggi. HSR (High-availability Seamless Redundancy) dan PRP (Parallel Redundancy Protocol) adalah skema redundansi dengan waktu peralihan nol: komunikasi tetap berjalan meski salah satu jalur gagal. Keduanya lazim dipakai pada aplikasi yang tidak menoleransi putusnya komunikasi sesaat pun, seperti proteksi sistem tenaga listrik. HPS — HSR/PRP Switch mewujudkannya sebagai logika perangkat keras di dalam FPGA.
Dapat diterapkan dengan sumber daya rendah, sehingga mudah ditanamkan bahkan pada FPGA kecil dan hemat biaya.
Positive ONE Group mendukung HPS — HSR/PRP Switch secara menyeluruh, mulai dari konsultasi pemilihan, penyediaan versi evaluasi, bantuan memperoleh desain referensi, hingga pasokan dan dukungan jangka panjang saat produksi massal. Kami bekerja dalam bahasa Inggris dan Jepang.
Tampilan dan struktur internal
Spesifikasi utama
| Standar yang didukung | IEC 62439-3 (HSR/PRP), IEEE 1588 |
|---|---|
| Keluarga FPGA yang didukung | Mendukung AMD Zynq UltraScale+, Zynq-7000, Kintex, dan Intel |
| Kecepatan | 10/100/1000 Mbps |
| Susunan port | Ring Port A dan B beserta port Interlink (dasar 3 port) |
| Mode operasi | DANH / DANP / RedBox / HSR-SAN / konversi HSR-PRP / QuadBox |
| Latensi dan cara penerusan | Cut-through (tanpa latensi penyimpanan antarring) |
| Antarmuka | AXI4-Lite (pengaturan), (R)GMII (tiap port) |
| Lisensi | Lisensi per proyek, tersedia versi evaluasi |
| Yang diserahkan | Netlist atau RTL terenkripsi, desain contoh, dan manual pengguna |
| Integrasi EDA | Vivado IP Integrator (atur jumlah port dan QoS lewat GUI, tanpa perlu mengubah RTL) |
Pemakaian sumber daya sebenarnya (LUT/FF/BRAM), perangkat yang didukung, dan kelas kecepatan berbeda menurut konfigurasi. Sampaikan kebutuhan Anda, dan kami akan memberikan angka konkret saat penawaran.
Antarmuka utama dan penggunaan
Antarmuka utama
- Antarmuka Ethernet MAC / PHY
- AXI (koneksi internal FPGA)
Penggunaan umum
- Relai proteksi dan perangkat kontrol pada otomasi gardu induk (IEC 61850)
- Sistem persinyalan kereta di atas rangkaian dan di sisi darat
- Jaringan kontrol berketersediaan tinggi di instalasi industri
Pertanyaan umum
Bagaimana IP core ini disediakan?
Dilisensikan per proyek. Versi evaluasi juga tersedia sehingga Anda dapat memastikan kerjanya pada FPGA Anda sebelum produksi massal. Yang diserahkan berupa netlist atau RTL terenkripsi, desain contoh, dan manual pengguna.
HPS — HSR/PRP Switch dapat digunakan pada FPGA apa saja?
Mengikuti standar terbuka sehingga dapat diterapkan pada beberapa keluarga FPGA, terutama dari AMD/Xilinx. Dikirim sebagai sumber VHDL, kompatibel dengan alat EDA seperti AMD Vivado, dan dapat pula diterapkan pada FPGA hemat biaya.
Bagaimana HPS — HSR/PRP Switch dikirim dan dilisensikan?
Dikirim sebagai IP core dalam bentuk sumber VHDL disertai paket dukungan teknis. Banyak parameter saat sintesis maupun saat berjalan memungkinkan optimasi pemakaian sumber daya FPGA, dan pengembangan kustom sesuai aplikasi juga dimungkinkan.
Bagaimana cara mengevaluasi HPS — HSR/PRP Switch?
Anda dapat memastikan kerjanya pada perangkat nyata memakai kit evaluasi, desain contoh, modul SocTek, atau perangkat RelyUm dari SoC-e. Tersedia pula konfigurasi yang memungkinkan evaluasi plug-and-play.
Bagaimana harga dan waktu pengiriman HPS — HSR/PRP Switch?
Harga HPS — HSR/PRP Switch berubah menurut konfigurasi, bentuk lisensi, jumlah, dan spesifikasi kustom, sehingga kami memberikan penawaran secara individual. Isikan tujuan penggunaan dan jumlah pada formulir kontak di halaman ini; insinyur kami akan memeriksa spesifikasi lalu mengirimkan penawaran dan waktu pengiriman.
Konfigurasi dan penerapan IP core
Spesifikasi teknis rinci
Spesifikasi rinci berdasarkan lembar data resmi SoC-e (SocTek IP Cores / HPS). Kode pesanan: S-3111.
Antarmuka komunikasi
- Mengintegrasikan MAC 10M/100M/1000M dan mendukung antarmuka PHY apa pun seperti MII, RMII, GMII, dan RGMII
- Mendukung SGMII / QSGMII (terhubung dengan IP core AMD LogiCORE SGMII / QSGMII melalui GMII internal)
- Antarmuka AXI-Stream (lebar data 8 bit @ 125 MHz, 10/100/1000 Mbps)
Redundansi — HSR/PRP (IEC 62439-3 Ed.4.0)
- Mode operasi HSR (dapat diubah saat berjalan): Mode H (meneruskan tag HSR, standar), Mode M (penerusan campuran), Mode N (tanpa penerusan), Mode T (penerusan transparan), Mode U (penerusan unicast), dan Mode R (untuk sambungan bridge RSTP)
- Mode operasi PRP: Duplicate Discard (standar) dan Duplicate Accept (untuk pengujian)
- Mode operasi RedBox: tiga mode yaitu HSR-SAN, HSR-PRP, dan HSR-HSR
- Tabel node proxy redundan dan tabel pembuangan frame ganda (keduanya dapat diatur ukurannya)
- Antarport ringPenerusan cut-throughmemberikan latensi sangat rendah yang tidak bergantung pada ukuran frame
Sinkronisasi waktu
- IEEE 1588 (PTPv2) Stateless Transparent Clock (SLTC) — mendukung Layer 2 dan P2P
- Operasi slave IEEE 1588 Hybrid Clock (HC) — keluaran PPS, time stamp kejadian (hingga 4 kanal serentak), dan deteksi alarm (hingga 4 jenis serentak)
- Keluaran master IRIG-B (sesuai IRIG 200-04, modulasi DCLS, ekstensi IEEE 1344, dengan pengendali DAC kompatibel SPI/QSPI/MICROWIRE terintegrasi)
Pengelolaan lalu lintas dan QoS
- Penyaringan frame masuk per port berdasarkan MAC tujuan atau EtherType
- Filter MAC kustom: hingga 16 alamat MAC tujuan dan 10 alamat MAC sumber
- Mendukung frame standar (1518 byte) dan jumbo frame (hingga 9 kB)
- QoS: hingga 8 antrean prioritas per port, dengan klasifikasi dan pemetaan ulang berdasarkan PCP (802.1p), DSCP TOS, atau EtherType
- Pembatasan laju masukan per port dan penjadwalan strict priority
Manajemen dan yang diserahkan
- Statistik MAC dan switching per port, serta I2C master (untuk konfigurasi EEPROM eksternal)
- Yang diserahkan: RTL terenkripsi atau kode sumber, driver, API konfigurasi dan tumpukan perangkat lunak, serta dokumen lengkap
- Opsional: Networking Testbench Suite (NTS) dan desain contoh untuk AMD Vivado
- GUI untuk AMD Vivado Design Suite disediakan, dengan versi evaluasi (terenkripsi dan berbatas waktu)
Evaluasi pada perangkat nyata
- Dalam bentuk modul evaluasi yang telah dimuati IP core iniSMARTmpsoc Brick, SMARTzynq Brick dapat Anda gunakan
- Anda dapat memastikan kerja HSR/PRP pada perangkat nyata sebelum menanamkannya ke FPGA Anda
Produk terkait dalam keluarga IP core SocTek dari SoC-e (jaringan)
Model lain dalam lini produk yang sama. Anda dapat memilih berdasarkan skala logika, jumlah I/O, dan rentang suhu.
Tanyakan tentang HPS — HSR/PRP Switch
HPS — HSR/PRP Switch ditangani di Jepang oleh Positive ONE Group, value-added reseller (VAR) untuk SoC-e dari Spanyol. Ketersediaan, jumlah, dan harga akan kami pastikan ke pabrik sebelum menjawab.
Karena harga berubah menurut konfigurasi dan jumlah, kami tidak menampilkan harga dan stok di situs web.Minta penawaran individual