HSR/PRP boleh dilaksanakan dalam empat bentuk

IP core (dilaksanakan pada FPGA anda), modul terbenam (dipasang di papan), kad ekspansi (dipalamkan ke PC), atau peranti siap (tinggal dipasang). Masa pembangunan dan tahap kebebasannya sangat berbeza.

Lihat cara memilih bentuk pelaksanaan →

Laman utama / Senarai produk / HPS — HSR/PRP Switch‹ Sebelumnya Berikutnya ›

SoC-e / ip

HPS — HSR/PRP Switch

Name: HPS — HSR/PRP Switch
Brand: SoC-e

IP VHDL untuk FPGA (boleh dijalankan di FPGA kos berkesan)

Redundansi HSR/PRP dengan masa peralihan sifar (IEC 62439-3 Ed.4.0) dilaksanakan sepenuhnya di perkakasan. Penerusan cut-through memberi latensi sangat rendah, untuk peranti tenaga elektrik.

Tanya produk ini →Lihat spesifikasi

Diagram blok dan struktur dalaman HPS — HSR/PRP Switch

FPGA

IP VHDL untuk FPGA (boleh dijalankan di FPGA kos berkesan)

Memory

—

Temp

—

Size

VHDL IP

Ringkasan produk

HPS — HSR/PRP Switch adalah soft IP dalam barisan IP core SocTek dari SoC-e untuk Ethernet dengan ketersediaan tinggi. HSR (High-availability Seamless Redundancy) dan PRP (Parallel Redundancy Protocol) adalah skema redundansi dengan masa peralihan sifar: komunikasi tetap berjalan meski salah satu jalur gagal. Keduanya lazim digunakan pada aplikasi yang tidak bertolak ansur terhadap putusnya komunikasi sesaat pun, seperti perlindungan sistem tenaga elektrik. HPS — HSR/PRP Switch mewujudkannya sebagai logik perkakasan di dalam FPGA.

Boleh dilaksanakan dengan sumber kuasa rendah, sehingga mudah dibenamkan malah pada FPGA kecil dan kos berkesan.

Positive ONE Group menyokong HPS — HSR/PRP Switch secara menyeluruh, bermula daripada perundingan pemilihan, penyediaan versi penilaian, bantuan memperoleh reka bentuk rujukan, sehingga bekalan dan sokongan jangka panjang semasa pengeluaran besar-besaran. Kami bekerja dalam bahasa Inggeris dan Jepun.

Diagram

Paparan dan struktur dalaman

Gambaran sambungan sistem

Spesifikasi IP

Spesifikasi utama

Spesifikasi utama HPS — HSR/PRP Switch
Piawaian yang disokong	IEC 62439-3 (HSR/PRP), IEEE 1588
Keluarga FPGA yang disokong	AMD (Xilinx)
Kelajuan	10/100/1000 Mbps
Susunan port	Ring Port A dan B beserta port Interlink (dasar 3 port)
Mode operasi	DANH / DANP / RedBox / HSR-SAN / konversi HSR-PRP / QuadBox
Latensi dan cara pemajuan	Cut-through (tanpa latensi storan antara gelang)
Antara muka	AXI4-Lite (tetapan), (R)GMII (tiap port)
Lesen	Lesen per projek, tersedia versi penilaian
Yang diserahkan	Netlist atau RTL terenkripsi, reka bentuk contoh, dan manual pengguna
Integrasi EDA	Vivado IP Integrator (atur kuantiti port dan QoS melalui GUI, tanpa perlu mengubah RTL)

Penggunaan sumber sebenarnya (LUT/FF/BRAM), peranti yang disokong, dan kelas kelajuan berbeza mengikut konfigurasi. Nyatakan keperluan anda, dan kami akan memberikan angka khusus semasa sebut harga.

Antara muka dan penggunaan

Antara muka utama dan penggunaan

Antara muka utama

Antara muka Ethernet MAC / PHY
AXI (sambungan dalaman FPGA)

Penggunaan am

Relai perlindungan dan peranti kawalan pada automasi pencawang (IEC 61850)
Sistem persinyalan kereta di atas rangkaian dan di sisi darat
Rangkaian kawalan berketersediaan tinggi di instalasi industri

FAQ

Soalan am

Bagaimana IP core ini disediakan?

Dilesenkan per projek. Versi penilaian juga tersedia sehingga anda boleh memastikan kerjanya pada FPGA anda sebelum pengeluaran besar-besaran. Yang diserahkan berupa netlist atau RTL terenkripsi, reka bentuk contoh, dan manual pengguna.

HPS — HSR/PRP Switch boleh digunakan pada FPGA apa sahaja?

FPGA disokong: AMD (Xilinx). Alat reka bentuk disokong: AMD Vivado. Jika peranti sasaran sudah ditetapkan, sila tanya kami.

Bagaimana HPS — HSR/PRP Switch dihantar dan dilesenkan?

Dibekalkan sebagai IP core dalam bentuk sumber VHDL disertakan pakej sokongan teknikal. Banyak parameter semasa sintesis mahupun semasa berjalan membolehkan pengoptimuman penggunaan sumber FPGA, dan pembangunan tersuai mengikut aplikasi juga boleh dilakukan.

Bagaimana cara menilai HPS — HSR/PRP Switch?

Lesen penilaian terlindung dengan had masa tersedia (syarat atas permintaan). Perkakasan penilaian: SMARTzynq Brick / SMARTmpsoc Brick / MEZU-A7G8 Brick. Sila hubungi kami untuk membincangkan konfigurasi.

Bagaimana harga dan masa penghantaran HPS — HSR/PRP Switch?

Harga HPS — HSR/PRP Switch berubah mengikut konfigurasi, bentuk lesen, kuantiti, dan spesifikasi tersuai, maka kami memberikan sebut harga secara berasingan. Isikan tujuan penggunaan dan kuantiti pada borang hubungan di halaman ini; jurutera kami akan menyemak spesifikasi kemudian menghantarkan sebut harga dan masa penghantaran.

Diagram

Konfigurasi dan pelaksanaan IP core

Isyarat port IP core HPS — **Diagram blok dalam GUI**: dikonfigurasi melalui bus AXI (S_AXI) dan tiap port dihubungkan dengan GMII. Tersedia input status pautan, output reset PHY, dan output pengesahan chip keselamatan.

Skrin tetapan GUI Vivado — **Tetapan melalui GUI Vivado**: cukup tetapkan kuantiti port (2 hingga 32), clock sistem, dan susunan suis dari GUI. RTL tidak perlu diubah.

Skrin tetapan QoS — **QoS juga ditetapkan melalui GUI**: kuantiti baris gilir keutamaan serta klasifikasi keutamaan per port, PCP, DSCP, atau EtherType boleh ditetapkan di skrin.

Spesifikasi mengikut lembaran data

Spesifikasi teknikal rinci

Spesifikasi rinci berdasarkan lembaran data rasmi SoC-e (SocTek IP Cores / HPS). Kod tempahan: S-3111.

Antara muka komunikasi

Mengintegrasikan MAC 10M/100M/1000M dan menyokong antara muka PHY apa pun seperti MII, RMII, GMII, dan RGMII
Menyokong SGMII / QSGMII (disambungkan dengan IP core AMD LogiCORE SGMII / QSGMII melalui GMII dalaman)
Antara muka AXI-Stream (lebar data 8 bit @ 125 MHz, 10/100/1000 Mbps)

Redundansi — HSR/PRP (IEC 62439-3 Ed.4.0)

Mode operasi HSR (boleh diubah semasa berjalan): Mode H (memajukan tag HSR, piawaian), Mode M (pemajuan campuran), Mode N (tanpa pemajuan), Mode T (pemajuan transparan), Mode U (pemajuan unicast), dan Mode R (untuk sambungan bridge RSTP)
Mode operasi PRP: Duplicate Discard (piawaian) dan Duplicate Accept (untuk ujian)
Mode operasi RedBox: tiga mode iaitu HSR-SAN, HSR-PRP, dan HSR-HSR
Jadual node proxy redundan dan jadual pembuangan frame pendua (keduanya boleh ditetapkan ukurannya)
Antarport ring Penerusan cut-through memberikan latensi sangat rendah yang tidak bergantung kepada saiz frame

Penyegerakan masa

IEEE 1588 (PTPv2) Stateless Transparent Clock (SLTC) — menyokong Layer 2 dan P2P
Operasi slave IEEE 1588 Hybrid Clock (HC) — output PPS, cap masa kejadian (sehingga 4 kanal serentak), dan deteksi alarm (sehingga 4 jenis serentak)
Output master IRIG-B (mengikut IRIG 200-04, modulasi DCLS, ekstensi IEEE 1344, dengan pengawal DAC serasi SPI/QSPI/MICROWIRE bersepadu)

Pengurusan trafik dan QoS

Penyaringan frame masuk per port berdasarkan MAC tujuan atau EtherType
Penapis MAC tersuai: sehingga 16 alamat MAC tujuan dan 10 alamat MAC sumber
Menyokong frame piawaian (1518 byte) dan jumbo frame (sehingga 9 kB)
QoS: sehingga 8 baris gilir keutamaan per port, dengan klasifikasi dan pemetaan ulang berdasarkan PCP (802.1p), DSCP TOS, atau EtherType
Pembatasan laju input per port dan penjadualan strict priority

Pengurusan dan yang diserahkan

Statistik MAC dan switching per port, serta I2C master (untuk konfigurasi EEPROM luaran)
Yang diserahkan: RTL terenkripsi atau kod sumber, driver, API konfigurasi dan tumpukan perisian, serta dokumen lengkap
Opsional: Networking Testbench Suite (NTS) dan reka bentuk contoh untuk AMD Vivado
GUI untuk AMD Vivado Design Suite disediakan, dengan versi penilaian (terenkripsi dan berbatas masa)

Penilaian pada peranti sebenar

Dalam bentuk modul penilaian yang telah dimuati IP core ini SMARTmpsoc Brick, SMARTzynq Brick boleh anda gunakan
anda boleh memastikan kerja HSR/PRP pada peranti sebenar sebelum menanamkannya ke FPGA anda

Produk berkaitan dalam keluarga IP core SocTek dari SoC-e (rangkaian)

Model lain dalam barisan produk yang sama. anda boleh memilih berdasarkan skala logik, kuantiti I/O, dan julat suhu.

MES — Managed Ethernet SwitchIP VHDL untuk FPGAIP VHDL untuk FPGA TGES — TSN Managed Switch (10G)IP VHDL untuk FPGAIP VHDL untuk FPGA MTSN — Multi-port TSN SwitchIP VHDL untuk FPGAIP VHDL untuk FPGA ETSN — Endpoint TSNIP VHDL untuk FPGAIP VHDL untuk FPGA

Cari mengikut keluarga FPGA ／ Cari mengikut aplikasi

Tanya tentang HPS — HSR/PRP Switch

HPS — HSR/PRP Switch dikendalikan di Jepun oleh Positive ONE Group, value-added reseller (VAR) bagi SoC-e dari Sepanyol. Ketersediaan, kuantiti dan harga akan kami sahkan dengan pengeluar sebelum menjawab.

Ke borang hubungan →Ke senarai produk

Kerana harga berubah mengikut konfigurasi dan kuantiti, kami tidak memaparkan harga dan stok di laman web. Minta sebut harga berasingan

Persekitaran reka bentuk

FPGA disokong: AMD (Xilinx)
Alat reka bentuk: AMD Vivado
Penilaian: Versi terlindung dengan had masa (syarat atas permintaan)
Perkakasan penilaian: SMARTzynq Brick
SMARTmpsoc Brick
MEZU-A7G8 Brick