ต้องยืนยันสถานะการจัดหาในปัจจุบัน เอกสารทางการของ SoC-e ยังมีข้อมูลของเทคโนโลยีนี้ แต่ ณ วันที่ 22 สิงหาคม 2026 ยังไม่พบหน้าผลิตภัณฑ์เฉพาะที่เป็นปัจจุบัน จึงไม่สรุปว่าเลิกผลิต และก่อนนำไปออกแบบเราจะยืนยันสถานะใบอนุญาต/การจัดหาและสเปกล่าสุดกับผู้ผลิต

หน้าแรก / รายการผลิตภัณฑ์ / SMVsubscriber — IP ประมวลผล SMV‹ ก่อนหน้า ถัดไป ›

SoC-e / ip

SMVsubscriber — IP ประมวลผล SMV

Name: SMVsubscriber — IP ประมวลผล SMV
Brand: SoC-e

VHDL IP สำหรับ FPGA (มีรุ่น Alveo)

IP ประมวลผลด้วยฮาร์ดแวร์สำหรับ Sampled Measured Values (IEC 61850-9-2) ในสมาร์ทกริด มีรุ่นสำหรับการ์ด Xilinx Alveo

สอบถามผลิตภัณฑ์นี้ →ดูสเปก

SMVsubscriber — IP ประมวลผล SMVIP core สำหรับการสื่อสารSoC-e

FPGA

VHDL IP สำหรับ FPGA (มีรุ่น Alveo)

Memory

—

Temp

—

Size

VHDL IP

ภาพรวมผลิตภัณฑ์

Positive ONE Group ให้คำปรึกษาเกี่ยวกับ SMVsubscriber — IP ประมวลผล SMV เป็นภาษาอังกฤษและภาษาญี่ปุ่น รุ่นประเมิน แบบอ้างอิง และเงื่อนไขการจัดหาสำหรับการผลิตจำนวนมากปรากฏในเอกสารผู้ผลิตในอดีต ส่วนการจัดหาในปัจจุบันจะยืนยันกับผู้ผลิตก่อนแจ้งให้ทราบ

แผนภาพ

ลักษณะภายนอกและโครงสร้างภายใน

แผนภาพบล็อกภายใน (จัดทำโดย Positive ONE)

ภาพการเชื่อมต่อระบบ

สเปก IP

สเปกหลัก

ข้อมูลต่อไปนี้อ้างอิงเอกสารผู้ผลิตในอดีต การจัดหา สิทธิ์การใช้งาน และสิ่งที่ส่งมอบในปัจจุบันจะยืนยันกับผู้ผลิตก่อนแจ้งให้ทราบ

สเปกหลักของ SMVsubscriber — IP ประมวลผล SMV
มาตรฐานที่รองรับ	IEC 61850-9-2 (Sampled Values)
ตระกูล FPGA ที่รองรับ	AMD (Xilinx)
ความเร็ว	— (IP ประมวลผล SV)
การจัดวางพอร์ต	การรับสมัครสตรีม SV
โหมดการทำงาน	ผู้รับสมัคร Sampled Values
ความหน่วงและวิธีส่งต่อ	การถอดรหัส SV แบบคาดการณ์ได้
อินเทอร์เฟซ	AXI4-Stream / AXI4-Lite, GMII
สิทธิ์การใช้งาน	สิทธิ์การใช้งานรายโครงการ มีรุ่นประเมินผล (ตามเอกสารผู้ผลิตในอดีต; เงื่อนไขปัจจุบันต้องยืนยัน)
สิ่งที่ส่งมอบ	เน็ตลิสต์หรือ RTL ที่เข้ารหัส แบบตัวอย่าง และคู่มือผู้ใช้ (ตามเอกสารผู้ผลิตในอดีต; เงื่อนไขปัจจุบันต้องยืนยัน)
การผสานกับ EDA	Vivado IP Integrator

การใช้ทรัพยากรจริง (LUT/FF/BRAM) อุปกรณ์ที่รองรับ และเกรดความเร็ว เปลี่ยนแปลงตามการกำหนดค่า แจ้งความต้องการของคุณมา แล้วเราจะเสนอตัวเลขที่เจาะจงตอนเสนอราคา

อินเทอร์เฟซและการใช้งาน

อินเทอร์เฟซหลักและการใช้งาน

อินเทอร์เฟซหลัก

อินเทอร์เฟซ Ethernet MAC / PHY
AXI (การเชื่อมต่อภายใน FPGA)

การใช้งานทั่วไป

ความปลอดภัยไซเบอร์ของการสื่อสารในสถานีไฟฟ้า (IEC 62351)
การปกป้องค่าที่วัดได้ในสมาร์ทกริด
การเข้ารหัสการสื่อสารแบบเรียลไทม์ของโครงสร้างพื้นฐานสำคัญ

FAQ

คำถามที่พบบ่อย

IP core นี้จัดส่งในรูปแบบใด

เงื่อนไขไลเซนส์ วิธีการประเมิน รูปแบบการส่งมอบ และเงื่อนไขการจัดหา เราจะยืนยันกับผู้ผลิตเมื่อท่านสอบถาม

SMVsubscriber — IP ประมวลผล SMV ใช้ได้กับ FPGA รุ่นใดบ้าง

SMVsubscriber — IP ประมวลผล SMV จัดส่งและให้สิทธิ์การใช้งานในรูปแบบใด

มีวิธีใดในการประเมิน SMVsubscriber — IP ประมวลผล SMV บ้าง

ราคาและระยะเวลาส่งมอบของ SMVsubscriber — IP ประมวลผล SMV เป็นอย่างไร

ผลิตภัณฑ์ในหมวดเดียวกัน

ผลิตภัณฑ์ในหมวดการใช้งานเดียวกัน เนื่องจากอยู่คนละสายผลิตภัณฑ์ กรุณาตรวจสอบสเปกเป็นรายรุ่น

SAScrypt — IP เข้ารหัสการสื่อสารVHDL IP สำหรับ FPGAVHDL IP สำหรับ FPGA MES — Managed Ethernet SwitchVHDL IP สำหรับ FPGAVHDL IP สำหรับ FPGA TGES — TSN Managed Switch (10G)VHDL IP สำหรับ FPGAVHDL IP สำหรับ FPGA MTSN — Multi-port TSN SwitchVHDL IP สำหรับ FPGAVHDL IP สำหรับ FPGA

ค้นหาตามตระกูล FPGA ／ ค้นหาตามการใช้งาน

สอบถามเกี่ยวกับ SMVsubscriber — IP ประมวลผล SMV

SMVsubscriber — IP ประมวลผล SMV จำหน่ายในญี่ปุ่นโดย Positive ONE Group ตัวแทนจำหน่ายแบบเพิ่มมูลค่า (VAR) ของ SoC-e จากสเปน ความพร้อมจำหน่าย จำนวน และราคา เราจะตรวจสอบกับผู้ผลิตก่อนแจ้งกลับ

ไปที่แบบฟอร์มติดต่อ →ไปที่รายการผลิตภัณฑ์

เนื่องจากราคาเปลี่ยนแปลงตามการกำหนดค่าและจำนวน เราจึงไม่แสดงราคาและสต๊อกบนเว็บไซต์ขอใบเสนอราคาเฉพาะราย

สภาพแวดล้อมการออกแบบ

FPGA ที่รองรับ: AMD (Xilinx)
เครื่องมือออกแบบ: AMD Vivado
การประเมิน: มีเวอร์ชันเข้ารหัสและจำกัดเวลา (เงื่อนไขโปรดสอบถาม)
ฮาร์ดแวร์สำหรับประเมิน: SMARTzynq Brick
SMARTmpsoc Brick
MEZU-A7G8 Brick