SMVsubscriber — IP pemroses SMV

Name: SMVsubscriber — IP pemroses SMV
Brand: SoC-e

IP VHDL untuk FPGA (tersedia versi Alveo)

IP pemroses perangkat keras untuk Sampled Measured Values (IEC 61850-9-2) pada smart grid, tersedia juga versi untuk kartu Xilinx Alveo.

Tanyakan produk ini →Lihat spesifikasi

SMVsubscriber — IP pemroses SMVIP core komunikasiSoC-e

FPGA

IP VHDL untuk FPGA (tersedia versi Alveo)

Memory

—

Temp

—

Size

VHDL IP

Ringkasan produk

SMVsubscriber — IP pemroses SMV adalah soft IP dalam jajaran IP core SocTek dari SoC-e untuk keamanan komunikasi. Pada komunikasi waktu nyata seperti otomasi gardu induk (IEC 61850), latensi akibat enkripsi tidak dapat diterima. SMVsubscriber — IP pemroses SMV melakukan enkripsi pada kecepatan kabel, menjaga kerahasiaan dan integritas data tanpa mengorbankan sifat waktu nyata.

Positive ONE Group mendukung SMVsubscriber — IP pemroses SMV secara menyeluruh, mulai dari konsultasi pemilihan, penyediaan versi evaluasi, bantuan memperoleh desain referensi, hingga pasokan dan dukungan jangka panjang saat produksi massal. Kami bekerja dalam bahasa Inggris dan Jepang.

Diagram

Tampilan dan struktur internal

Diagram blok internal (disusun oleh Positive ONE)

Gambaran koneksi sistem

Spesifikasi IP

Spesifikasi utama

Spesifikasi utama SMVsubscriber — IP pemroses SMV
Standar yang didukung	IEC 61850-9-2 (Sampled Values)
Keluarga FPGA yang didukung	Mendukung AMD dan Intel
Kecepatan	— (IP pemroses SV)
Susunan port	Berlangganan aliran SV
Mode operasi	Subscriber Sampled Values
Latensi dan cara penerusan	Dekripsi SV deterministik
Antarmuka	AXI4-Stream / AXI4-Lite, GMII
Lisensi	Lisensi per proyek, tersedia versi evaluasi
Yang diserahkan	Netlist atau RTL terenkripsi, desain contoh, dan manual pengguna
Integrasi EDA	Vivado IP Integrator

Pemakaian sumber daya sebenarnya (LUT/FF/BRAM), perangkat yang didukung, dan kelas kecepatan berbeda menurut konfigurasi. Sampaikan kebutuhan Anda, dan kami akan memberikan angka konkret saat penawaran.

Antarmuka dan penggunaan

Antarmuka utama dan penggunaan

Antarmuka utama

Antarmuka Ethernet MAC / PHY
AXI (koneksi internal FPGA)

Penggunaan umum

Keamanan siber komunikasi gardu induk (IEC 62351)
Perlindungan nilai ukur pada smart grid
Enkripsi komunikasi waktu nyata pada infrastruktur kritis

FAQ

Pertanyaan umum

Bagaimana IP core ini disediakan?

Dilisensikan per proyek. Versi evaluasi juga tersedia sehingga Anda dapat memastikan kerjanya pada FPGA Anda sebelum produksi massal. Yang diserahkan berupa netlist atau RTL terenkripsi, desain contoh, dan manual pengguna.

SMVsubscriber — IP pemroses SMV dapat digunakan pada FPGA apa saja?

Mengikuti standar terbuka sehingga dapat diterapkan pada beberapa keluarga FPGA, terutama dari AMD/Xilinx. Dikirim sebagai sumber VHDL dan kompatibel dengan alat EDA seperti AMD Vivado.

Bagaimana SMVsubscriber — IP pemroses SMV dikirim dan dilisensikan?

Dikirim sebagai IP core dalam bentuk sumber VHDL disertai paket dukungan teknis. Banyak parameter saat sintesis maupun saat berjalan memungkinkan optimasi pemakaian sumber daya FPGA, dan pengembangan kustom sesuai aplikasi juga dimungkinkan.

Bagaimana cara mengevaluasi SMVsubscriber — IP pemroses SMV?

Anda dapat memastikan kerjanya pada perangkat nyata memakai kit evaluasi, desain contoh, modul SocTek, atau perangkat RelyUm dari SoC-e. Tersedia pula konfigurasi yang memungkinkan evaluasi plug-and-play.

Bagaimana harga dan waktu pengiriman SMVsubscriber — IP pemroses SMV?

Harga SMVsubscriber — IP pemroses SMV berubah menurut konfigurasi, bentuk lisensi, jumlah, dan spesifikasi kustom, sehingga kami memberikan penawaran secara individual. Isikan tujuan penggunaan dan jumlah pada formulir kontak di halaman ini; insinyur kami akan memeriksa spesifikasi lalu mengirimkan penawaran dan waktu pengiriman.

Produk dalam kategori yang sama

Produk dalam kategori penggunaan yang sama. Karena berasal dari lini produk berbeda, silakan periksa spesifikasi satu per satu.

SAScrypt — IP enkripsi komunikasiIP enkripsi pada kecepatan kabel untuk otomasi gardu induk (IEC 61850/62351), melindungi lalu lintas waktu nyata berbasis AES-GMAC.IP VHDL untuk FPGA MES — Managed Ethernet SwitchIP switch terkelola yang menggabungkan redundansi HSR/PRP dengan port Ethernet lama, mendukung STP/RSTP/MSTP, IEEE 1588 TC, dan 802.1X.IP VHDL untuk FPGA TGES — TSN Managed Switch (10G)IP switch terkelola dengan dukungan TSN multi-rate dan multiport, mendukung profil penerbangan (P802.1DP), otomotif (P802.1DG), dan industri (60802).IP VHDL untuk FPGA MTSN — Multi-port TSN SwitchIP switch TSN terkelola yang memberikan bandwidth terjamin dan latensi terprediksi, dengan throughput tinggi dari sumber daya yang optimal. Evaluasi dimungkinkan pada perangkat RelyUm.IP VHDL untuk FPGA

Cari menurut keluarga FPGA ／ Cari menurut aplikasi

Tanyakan tentang SMVsubscriber — IP pemroses SMV

SMVsubscriber — IP pemroses SMV ditangani di Jepang oleh Positive ONE Group, value-added reseller (VAR) untuk SoC-e dari Spanyol. Ketersediaan, jumlah, dan harga akan kami pastikan ke pabrik sebelum menjawab.

Ke formulir kontak →Ke daftar produk

Karena harga berubah menurut konfigurasi dan jumlah, kami tidak menampilkan harga dan stok di situs web.Minta penawaran individual