Status ketersediaan semasa perlu disahkan Bahan rasmi SoC-e masih mendokumentasikan teknologi ini, namun halaman produk khusus yang semasa tidak dapat disahkan setakat 22 Ogos 2026. Kami tidak menganggapnya telah dihentikan; sebelum design-in, kami akan mengesahkan status lesen/bekalan dan spesifikasi terkini dengan pengeluar.
Laman utama / Senarai produk / SMVsubscriber — IP pemproses SMV‹ SebelumnyaBerikutnya ›
SoC-e / ip

SMVsubscriber — IP pemproses SMV

IP VHDL untuk FPGA (tersedia versi Alveo)

IP pemproses perkakasan untuk Sampled Measured Values (IEC 61850-9-2) pada smart grid, tersedia juga versi untuk kad Xilinx Alveo.

Tanya produk ini →Lihat spesifikasi
SMVsubscriber — IP pemproses SMVIP core komunikasiSoC-e
FPGA
IP VHDL untuk FPGA (tersedia versi Alveo)
Memory
—
Temp
—
Size
VHDL IP
Ringkasan produk

Ringkasan produk

Positive ONE Group boleh memberi nasihat mengenai SMVsubscriber — IP pemproses SMV dalam bahasa Inggeris dan Jepun. Versi penilaian, reka bentuk rujukan dan terma bekalan pengeluaran besar terdapat dalam dokumentasi pengilang terdahulu; ketersediaan semasa akan disahkan dengan pengilang terlebih dahulu.

Diagram

Paparan dan struktur dalaman

Dalaman BLOCK DIAGRAM - SMVsubscriber — IP pemproses SMVParserFrameAES-GMACCipherKeyMgmtOutputSecuredFPGA FABRIC (VHDL IP)
Diagram blok dalaman (disusun oleh Positive ONE)
SYSTEM CONNECTION - SMVsubscriber — IP pemproses SMVLogik penggunaYour logicSMVsubscriberIP CoreEthernetNetworkAXIMAC
Gambaran sambungan sistem
Spesifikasi IP

Spesifikasi utama

Berikut berdasarkan dokumentasi pengilang terdahulu. Ketersediaan, pelesenan dan penghantaran semasa akan disahkan dengan pengilang.

Spesifikasi utama SMVsubscriber — IP pemproses SMV
Piawaian yang disokongIEC 61850-9-2 (Sampled Values)
Keluarga FPGA yang disokongAMD (Xilinx)
Kelajuan— (IP pemproses SV)
Susunan portBerlangganan aliran SV
Mode operasiSubscriber Sampled Values
Latensi dan cara pemajuanDekripsi SV deterministik
Antara mukaAXI4-Stream / AXI4-Lite, GMII
LesenLesen per projek, tersedia versi penilaian (menurut dokumentasi pengilang terdahulu; terma semasa perlu disahkan)
Yang diserahkanNetlist atau RTL terenkripsi, reka bentuk contoh, dan manual pengguna (menurut dokumentasi pengilang terdahulu; terma semasa perlu disahkan)
Integrasi EDAVivado IP Integrator

Penggunaan sumber sebenarnya (LUT/FF/BRAM), peranti yang disokong, dan kelas kelajuan berbeza mengikut konfigurasi. Nyatakan keperluan anda, dan kami akan memberikan angka khusus semasa sebut harga.

Antara muka dan penggunaan

Antara muka utama dan penggunaan

Antara muka utama

  • Antara muka Ethernet MAC / PHY
  • AXI (sambungan dalaman FPGA)

Penggunaan am

  • Keselamatan siber komunikasi pencawang (IEC 62351)
  • Perlindungan nilai ukur pada smart grid
  • Enkripsi komunikasi masa sebenar pada infrastruktur kritikal
FAQ

Soalan am

Bagaimana IP core ini disediakan?

Terma lesen, pilihan penilaian, format penghantaran dan syarat bekalan akan kami sahkan dengan pengeluar apabila anda bertanya.

SMVsubscriber — IP pemproses SMV boleh digunakan pada FPGA apa sahaja?

Terma lesen, pilihan penilaian, format penghantaran dan syarat bekalan akan kami sahkan dengan pengeluar apabila anda bertanya.

Bagaimana SMVsubscriber — IP pemproses SMV dihantar dan dilesenkan?

Terma lesen, pilihan penilaian, format penghantaran dan syarat bekalan akan kami sahkan dengan pengeluar apabila anda bertanya.

Bagaimana cara menilai SMVsubscriber — IP pemproses SMV?

Terma lesen, pilihan penilaian, format penghantaran dan syarat bekalan akan kami sahkan dengan pengeluar apabila anda bertanya.

Bagaimana harga dan masa penghantaran SMVsubscriber — IP pemproses SMV?

Terma lesen, pilihan penilaian, format penghantaran dan syarat bekalan akan kami sahkan dengan pengeluar apabila anda bertanya.

Produk dalam kategori yang sama

Produk dalam kategori penggunaan yang sama. Kerana ia daripada barisan produk berbeza, sila semak spesifikasi satu per satu.

SAScrypt — IP penyulitan komunikasiIP VHDL untuk FPGAIP VHDL untuk FPGAMES — Managed Ethernet SwitchIP VHDL untuk FPGAIP VHDL untuk FPGATGES — TSN Managed Switch (10G)IP VHDL untuk FPGAIP VHDL untuk FPGAMTSN — Multi-port TSN SwitchIP VHDL untuk FPGAIP VHDL untuk FPGA

Cari mengikut keluarga FPGA ／ Cari mengikut aplikasi

Tanya tentang SMVsubscriber — IP pemproses SMV

SMVsubscriber — IP pemproses SMV dikendalikan di Jepun oleh Positive ONE Group, value-added reseller (VAR) bagi SoC-e dari Sepanyol. Ketersediaan, kuantiti dan harga akan kami sahkan dengan pengeluar sebelum menjawab.

Ke borang hubungan →Ke senarai produk

Kerana harga berubah mengikut konfigurasi dan kuantiti, kami tidak memaparkan harga dan stok di laman web. Minta sebut harga berasingan

Persekitaran reka bentuk

FPGA disokong
AMD (Xilinx)
Alat reka bentuk
AMD Vivado
Penilaian
Versi terlindung dengan had masa (syarat atas permintaan)
Perkakasan penilaian
SMARTzynq Brick
SMARTmpsoc Brick
MEZU-A7G8 Brick