ต้องยืนยันสถานะการจัดหาในปัจจุบัน เอกสารทางการของ SoC-e ยังมีข้อมูลของเทคโนโลยีนี้ แต่ ณ วันที่ 22 สิงหาคม 2026 ยังไม่พบหน้าผลิตภัณฑ์เฉพาะที่เป็นปัจจุบัน จึงไม่สรุปว่าเลิกผลิต และก่อนนำไปออกแบบเราจะยืนยันสถานะใบอนุญาต/การจัดหาและสเปกล่าสุดกับผู้ผลิต
หน้าแรก / รายการผลิตภัณฑ์ / SAScrypt — IP เข้ารหัสการสื่อสาร‹ ก่อนหน้าถัดไป ›
SoC-e / ip

SAScrypt — IP เข้ารหัสการสื่อสาร

VHDL IP สำหรับ FPGA

IP เข้ารหัสที่ความเร็วสายส่งสำหรับระบบอัตโนมัติของสถานีไฟฟ้า (IEC 61850/62351) ปกป้องทราฟฟิกแบบเรียลไทม์ด้วย AES-GMAC

SAScrypt — IP เข้ารหัสการสื่อสารIP core สำหรับการสื่อสารSoC-e
FPGA
VHDL IP สำหรับ FPGA
Memory
—
Temp
—
Size
VHDL IP
ภาพรวมผลิตภัณฑ์

ภาพรวมผลิตภัณฑ์

Positive ONE Group ให้คำปรึกษาเกี่ยวกับ SAScrypt — IP เข้ารหัสการสื่อสาร เป็นภาษาอังกฤษและภาษาญี่ปุ่น รุ่นประเมิน แบบอ้างอิง และเงื่อนไขการจัดหาสำหรับการผลิตจำนวนมากปรากฏในเอกสารผู้ผลิตในอดีต ส่วนการจัดหาในปัจจุบันจะยืนยันกับผู้ผลิตก่อนแจ้งให้ทราบ

แผนภาพ

ลักษณะภายนอกและโครงสร้างภายใน

CONCEPTUAL BLOCK DIAGRAM - SAScrypt — IP เข้ารหัสการสื่อสารParserFrameAES-GMACCipherKeyMgmtOutputSecuredFPGA FABRIC (VHDL IP)
แผนภาพบล็อกภายใน (จัดทำโดย Positive ONE)
SYSTEM CONNECTION - SAScrypt — IP เข้ารหัสการสื่อสารลอจิกของผู้ใช้Your logicSAScryptIP CoreEthernetNetworkAXIMAC
ภาพการเชื่อมต่อระบบ
สเปก IP

สเปกหลัก

ข้อมูลต่อไปนี้อ้างอิงเอกสารผู้ผลิตในอดีต การจัดหา สิทธิ์การใช้งาน และสิ่งที่ส่งมอบในปัจจุบันจะยืนยันกับผู้ผลิตก่อนแจ้งให้ทราบ

สเปกหลักของ SAScrypt — IP เข้ารหัสการสื่อสาร
มาตรฐานที่รองรับAES-GCM และอื่นๆ (เลือกตามการใช้งาน)
ตระกูล FPGA ที่รองรับAMD (Xilinx)
ความเร็วการเข้ารหัสที่ความเร็วสายส่ง (ขึ้นกับการกำหนดค่า)
การจัดวางพอร์ตเส้นทางข้อมูลที่เข้ารหัสแบบอินไลน์
โหมดการทำงานการเข้ารหัสและยืนยันตัวตนของการสื่อสาร
ความหน่วงและวิธีส่งต่อการประมวลผลอินไลน์ความหน่วงต่ำ
อินเทอร์เฟซAXI4-Stream / AXI4-Lite
สิทธิ์การใช้งานสิทธิ์การใช้งานรายโครงการ มีรุ่นประเมินผล (ตามเอกสารผู้ผลิตในอดีต; เงื่อนไขปัจจุบันต้องยืนยัน)
สิ่งที่ส่งมอบเน็ตลิสต์หรือ RTL ที่เข้ารหัส แบบตัวอย่าง และคู่มือผู้ใช้ (ตามเอกสารผู้ผลิตในอดีต; เงื่อนไขปัจจุบันต้องยืนยัน)
การผสานกับ EDAVivado IP Integrator

การใช้ทรัพยากรจริง (LUT/FF/BRAM) อุปกรณ์ที่รองรับ และเกรดความเร็ว เปลี่ยนแปลงตามการกำหนดค่า แจ้งความต้องการของคุณมา แล้วเราจะเสนอตัวเลขที่เจาะจงตอนเสนอราคา

อินเทอร์เฟซและการใช้งาน

อินเทอร์เฟซหลักและการใช้งาน

อินเทอร์เฟซหลัก

  • อินเทอร์เฟซ Ethernet MAC / PHY
  • AXI (การเชื่อมต่อภายใน FPGA)

การใช้งานทั่วไป

  • ความปลอดภัยไซเบอร์ของการสื่อสารในสถานีไฟฟ้า (IEC 62351)
  • การปกป้องค่าที่วัดได้ในสมาร์ทกริด
  • การเข้ารหัสการสื่อสารแบบเรียลไทม์ของโครงสร้างพื้นฐานสำคัญ
FAQ

คำถามที่พบบ่อย

IP core นี้จัดส่งในรูปแบบใด

เงื่อนไขไลเซนส์ วิธีการประเมิน รูปแบบการส่งมอบ และเงื่อนไขการจัดหา เราจะยืนยันกับผู้ผลิตเมื่อท่านสอบถาม

SAScrypt — IP เข้ารหัสการสื่อสาร ใช้ได้กับ FPGA รุ่นใดบ้าง

เงื่อนไขไลเซนส์ วิธีการประเมิน รูปแบบการส่งมอบ และเงื่อนไขการจัดหา เราจะยืนยันกับผู้ผลิตเมื่อท่านสอบถาม

SAScrypt — IP เข้ารหัสการสื่อสาร จัดส่งและให้สิทธิ์การใช้งานในรูปแบบใด

เงื่อนไขไลเซนส์ วิธีการประเมิน รูปแบบการส่งมอบ และเงื่อนไขการจัดหา เราจะยืนยันกับผู้ผลิตเมื่อท่านสอบถาม

มีวิธีใดในการประเมิน SAScrypt — IP เข้ารหัสการสื่อสาร บ้าง

เงื่อนไขไลเซนส์ วิธีการประเมิน รูปแบบการส่งมอบ และเงื่อนไขการจัดหา เราจะยืนยันกับผู้ผลิตเมื่อท่านสอบถาม

ราคาและระยะเวลาส่งมอบของ SAScrypt — IP เข้ารหัสการสื่อสาร เป็นอย่างไร

เงื่อนไขไลเซนส์ วิธีการประเมิน รูปแบบการส่งมอบ และเงื่อนไขการจัดหา เราจะยืนยันกับผู้ผลิตเมื่อท่านสอบถาม

สอบถามเกี่ยวกับ SAScrypt — IP เข้ารหัสการสื่อสาร

SAScrypt — IP เข้ารหัสการสื่อสาร จำหน่ายในญี่ปุ่นโดย Positive ONE Group ตัวแทนจำหน่ายแบบเพิ่มมูลค่า (VAR) ของ SoC-e จากสเปน ความพร้อมจำหน่าย จำนวน และราคา เราจะตรวจสอบกับผู้ผลิตก่อนแจ้งกลับ

เนื่องจากราคาเปลี่ยนแปลงตามการกำหนดค่าและจำนวน เราจึงไม่แสดงราคาและสต๊อกบนเว็บไซต์ขอใบเสนอราคาเฉพาะราย

สภาพแวดล้อมการออกแบบ

FPGA ที่รองรับ
AMD (Xilinx)
เครื่องมือออกแบบ
AMD Vivado
การประเมิน
มีเวอร์ชันเข้ารหัสและจำกัดเวลา (เงื่อนไขโปรดสอบถาม)
ฮาร์ดแวร์สำหรับประเมิน
SMARTzynq Brick
SMARTmpsoc Brick
MEZU-A7G8 Brick