Laman utama / Senarai produk / PTP Ordinary/Boundary Clock‹ SebelumnyaBerikutnya ›
SoC-e / ip

PTP Ordinary/Boundary Clock

IP VHDL untuk FPGA

IP Ordinary dan Boundary Clock mengikut IEEE 1588v2 (L2/L3, E2E/P2P), untuk penyegerakan ketepatan di seluruh rangkaian.

Tanya produk ini →Lihat spesifikasi
PTP Ordinary/Boundary ClockIP core komunikasiSoC-e
FPGA
IP VHDL untuk FPGA
Memory
—
Temp
—
Size
VHDL IP
Ringkasan produk

Ringkasan produk

PTP Ordinary/Boundary Clock adalah soft IP dalam barisan IP core SocTek dari SoC-e untuk penyegerakan masa ketepatan. IEEE 1588 (PTP, Precision Time Protocol) adalah piawaian yang mewujudkan penyegerakan masa tingkat nanodetik melalui rangkaian. PTP Ordinary/Boundary Clock memproses time stamp dengan perkakasan FPGA, sehingga memberikan penyegerakan berketepatan tinggi dan berjitter rendah yang sulit dicapai oleh implementasi perisian.

Positive ONE Group menyokong PTP Ordinary/Boundary Clock secara menyeluruh, bermula daripada perundingan pemilihan, penyediaan versi penilaian, bantuan memperoleh reka bentuk rujukan, sehingga bekalan dan sokongan jangka panjang semasa pengeluaran besar-besaran. Kami bekerja dalam bahasa Inggeris dan Jepun.

Diagram

Paparan dan struktur internal

INTERNAL BLOCK DIAGRAM — PTP Ordinary/Boundary ClockRX TSTimestampPTPEngineServoClockPPS/ToDOutputFPGA FABRIC (VHDL IP)
Diagram blok internal (disusun oleh Positive ONE)
SYSTEM CONNECTION — PTP Ordinary/Boundary ClockLogik penggunaYour logicPTP Ordinary/Boundary ClockIP CoreEthernetNetworkAXIMAC
Gambaran sambungan sistem
Spesifikasi IP

Spesifikasi utama

Spesifikasi utama PTP Ordinary/Boundary Clock
Piawaian yang disokongIEEE 1588-2008 (OC/BC)
Keluarga FPGA yang disokongMenyokong AMD dan Intel
Kelajuan10/100/1000 Mbps
Susunan portKonfigurasi Ordinary Clock atau Boundary Clock
Mode operasiOC (beberapa puluh nanodetik) / BC (boundary clock multiport)
Latensi dan cara pemajuanTime stamp berasaskan perkakasan
Antara mukaAXI4-Lite, GMII
LisensiLisensi per projek, tersedia versi penilaian
Yang diserahkanNetlist atau RTL terenkripsi, reka bentuk contoh, dan manual pengguna
Integrasi EDAVivado IP Integrator

Penggunaan sumber sebenarnya (LUT/FF/BRAM), peranti yang disokong, dan kelas kelajuan berbeza mengikut konfigurasi. Nyatakan keperluan anda, dan kami akan memberikan angka konkret semasa sebut harga.

Antara muka dan penggunaan

Antara muka utama dan penggunaan

Antara muka utama

  • Output PPS (satu pulsa per detik)
  • Output ToD (masa harian)
  • GMII / RGMII (pemprosesan frame PTP)

Penggunaan am

  • Penyegerakan masa pada sistem tenaga elektrik (pencawang dan pembangkit)
  • Penyegerakan time stamp pada sistem pengukuran teragih
  • Penyegerakan frekuensi dan fase pada stesen pangkalan dan kemudahan penyiaran
FAQ

Soalan am

Bagaimana IP core ini disediakan?

Dilisensikan per projek. Versi penilaian juga tersedia sehingga anda boleh memastikan kerjanya pada FPGA anda sebelum pengeluaran besar-besaran. Yang diserahkan berupa netlist atau RTL terenkripsi, reka bentuk contoh, dan manual pengguna.

PTP Ordinary/Boundary Clock boleh digunakan pada FPGA apa sahaja?

Mengikuti piawaian terbuka sehingga boleh dilaksanakan pada beberapa keluarga FPGA, terutama dari AMD/Xilinx. Dibekalkan sebagai sumber VHDL dan kompatibel dengan alat EDA seperti AMD Vivado.

Bagaimana PTP Ordinary/Boundary Clock dihantar dan dilisensikan?

Dibekalkan sebagai IP core dalam bentuk sumber VHDL disertakan pakej sokongan teknikal. Banyak parameter semasa sintesis mahupun semasa berjalan membolehkan pengoptimuman penggunaan sumber FPGA, dan pembangunan tersuai mengikut aplikasi juga boleh dilakukan.

Bagaimana cara menilai PTP Ordinary/Boundary Clock?

anda boleh memastikan kerjanya pada peranti sebenar menggunakan kit penilaian, reka bentuk contoh, modul SocTek, atau peranti RelyUm dari SoC-e. Tersedia pula konfigurasi yang membolehkan penilaian plug-and-play.

Bagaimana harga dan masa penghantaran PTP Ordinary/Boundary Clock?

Harga PTP Ordinary/Boundary Clock berubah mengikut konfigurasi, bentuk lesen, kuantiti, dan spesifikasi tersuai, maka kami memberikan sebut harga secara berasingan. Isikan tujuan penggunaan dan kuantiti pada borang hubungan di halaman ini; jurutera kami akan menyemak spesifikasi kemudian menghantarkan sebut harga dan masa penghantaran.

Produk dalam kategori yang sama

Produk dalam kategori penggunaan yang sama. Kerana ia daripada barisan produk berbeza, sila semak spesifikasi satu per satu.

1588Tiny — CPU-less PTP SlaveIP slave clock IEEE 1588v2 sepenuhnya perkakasan tanpa CPU. Ketepatan tingkat nanodetik, menyokong PTP L2 dan L3, dengan MAC teroptimasi bersepadu.IP VHDL untuk FPGA (tanpa CPU)MultiSync — PTP & IRIG-BIP penyegerakan masa ketepatan yang menyokong pelbagai profil PTP dan IRIG-B. Ketepatan sekitar ±100 ns, dengan fungsi server masa dan jambatan masa.IP VHDL untuk FPGAMES — Managed Ethernet SwitchIP suis terurus yang menggabungkan ketersediaan berlebihan HSR/PRP dengan port Ethernet lama, menyokong STP/RSTP/MSTP, IEEE 1588 TC, dan 802.1X.IP VHDL untuk FPGATGES — TSN Managed Switch (10G)IP suis terurus dengan sokongan TSN multi-rate dan multiport, menyokong profil penerbangan (P802.1DP), automotif (P802.1DG), dan industri (60802).IP VHDL untuk FPGA

Cari mengikut keluarga FPGA ／ Cari mengikut aplikasi

Tanya tentang PTP Ordinary/Boundary Clock

PTP Ordinary/Boundary Clock dikendalikan di Jepun oleh Positive ONE Group, value-added reseller (VAR) bagi SoC-e dari Sepanyol. Ketersediaan, kuantiti dan harga akan kami sahkan dengan pengeluar sebelum menjawab.

Ke borang hubungan →Ke senarai produk

Kerana harga berubah mengikut konfigurasi dan kuantiti, kami tidak memaparkan harga dan stok di laman web.Minta sebut harga berasingan

Halaman produk pengeluar (SoC-e)