Beranda / Daftar produk / PTP Ordinary/Boundary Clock‹ SebelumnyaBerikutnya ›
SoC-e / ip

PTP Ordinary/Boundary Clock

IP VHDL untuk FPGA

IP Ordinary dan Boundary Clock menurut IEEE 1588v2 (L2/L3, E2E/P2P), untuk sinkronisasi presisi di seluruh jaringan.

Tanyakan produk ini →Lihat spesifikasi
PTP Ordinary/Boundary ClockIP core komunikasiSoC-e
FPGA
IP VHDL untuk FPGA
Memory
—
Temp
—
Size
VHDL IP
Ringkasan produk

Ringkasan produk

PTP Ordinary/Boundary Clock adalah soft IP dalam jajaran IP core SocTek dari SoC-e untuk sinkronisasi waktu presisi. IEEE 1588 (PTP, Precision Time Protocol) adalah standar yang mewujudkan sinkronisasi waktu tingkat nanodetik melalui jaringan. PTP Ordinary/Boundary Clock memproses time stamp dengan perangkat keras FPGA, sehingga memberikan sinkronisasi berpresisi tinggi dan berjitter rendah yang sulit dicapai oleh implementasi perangkat lunak.

Positive ONE Group mendukung PTP Ordinary/Boundary Clock secara menyeluruh, mulai dari konsultasi pemilihan, penyediaan versi evaluasi, bantuan memperoleh desain referensi, hingga pasokan dan dukungan jangka panjang saat produksi massal. Kami bekerja dalam bahasa Inggris dan Jepang.

Diagram

Tampilan dan struktur internal

INTERNAL BLOCK DIAGRAM — PTP Ordinary/Boundary ClockRX TSTimestampPTPEngineServoClockPPS/ToDOutputFPGA FABRIC (VHDL IP)
Diagram blok internal (disusun oleh Positive ONE)
SYSTEM CONNECTION — PTP Ordinary/Boundary ClockLogika penggunaYour logicPTP Ordinary/Boundary ClockIP CoreEthernetNetworkAXIMAC
Gambaran koneksi sistem
Spesifikasi IP

Spesifikasi utama

Spesifikasi utama PTP Ordinary/Boundary Clock
Standar yang didukungIEEE 1588-2008 (OC/BC)
Keluarga FPGA yang didukungMendukung AMD dan Intel
Kecepatan10/100/1000 Mbps
Susunan portKonfigurasi Ordinary Clock atau Boundary Clock
Mode operasiOC (beberapa puluh nanodetik) / BC (boundary clock multiport)
Latensi dan cara penerusanTime stamp berbasis perangkat keras
AntarmukaAXI4-Lite, GMII
LisensiLisensi per proyek, tersedia versi evaluasi
Yang diserahkanNetlist atau RTL terenkripsi, desain contoh, dan manual pengguna
Integrasi EDAVivado IP Integrator

Pemakaian sumber daya sebenarnya (LUT/FF/BRAM), perangkat yang didukung, dan kelas kecepatan berbeda menurut konfigurasi. Sampaikan kebutuhan Anda, dan kami akan memberikan angka konkret saat penawaran.

Antarmuka dan penggunaan

Antarmuka utama dan penggunaan

Antarmuka utama

  • Keluaran PPS (satu pulsa per detik)
  • Keluaran ToD (waktu harian)
  • GMII / RGMII (pemrosesan frame PTP)

Penggunaan umum

  • Sinkronisasi waktu pada sistem tenaga listrik (gardu induk dan pembangkit)
  • Sinkronisasi time stamp pada sistem pengukuran terdistribusi
  • Sinkronisasi frekuensi dan fase pada stasiun basis dan fasilitas penyiaran
FAQ

Pertanyaan umum

Bagaimana IP core ini disediakan?

Dilisensikan per proyek. Versi evaluasi juga tersedia sehingga Anda dapat memastikan kerjanya pada FPGA Anda sebelum produksi massal. Yang diserahkan berupa netlist atau RTL terenkripsi, desain contoh, dan manual pengguna.

PTP Ordinary/Boundary Clock dapat digunakan pada FPGA apa saja?

Mengikuti standar terbuka sehingga dapat diterapkan pada beberapa keluarga FPGA, terutama dari AMD/Xilinx. Dikirim sebagai sumber VHDL dan kompatibel dengan alat EDA seperti AMD Vivado.

Bagaimana PTP Ordinary/Boundary Clock dikirim dan dilisensikan?

Dikirim sebagai IP core dalam bentuk sumber VHDL disertai paket dukungan teknis. Banyak parameter saat sintesis maupun saat berjalan memungkinkan optimasi pemakaian sumber daya FPGA, dan pengembangan kustom sesuai aplikasi juga dimungkinkan.

Bagaimana cara mengevaluasi PTP Ordinary/Boundary Clock?

Anda dapat memastikan kerjanya pada perangkat nyata memakai kit evaluasi, desain contoh, modul SocTek, atau perangkat RelyUm dari SoC-e. Tersedia pula konfigurasi yang memungkinkan evaluasi plug-and-play.

Bagaimana harga dan waktu pengiriman PTP Ordinary/Boundary Clock?

Harga PTP Ordinary/Boundary Clock berubah menurut konfigurasi, bentuk lisensi, jumlah, dan spesifikasi kustom, sehingga kami memberikan penawaran secara individual. Isikan tujuan penggunaan dan jumlah pada formulir kontak di halaman ini; insinyur kami akan memeriksa spesifikasi lalu mengirimkan penawaran dan waktu pengiriman.

Produk dalam kategori yang sama

Produk dalam kategori penggunaan yang sama. Karena berasal dari lini produk berbeda, silakan periksa spesifikasi satu per satu.

1588Tiny — CPU-less PTP SlaveIP slave clock IEEE 1588v2 sepenuhnya perangkat keras tanpa CPU. Akurasi tingkat nanodetik, mendukung PTP L2 dan L3, dengan MAC teroptimasi terintegrasi.IP VHDL untuk FPGA (tanpa CPU)MultiSync — PTP & IRIG-BIP sinkronisasi waktu presisi yang mendukung berbagai profil PTP dan IRIG-B. Akurasi sekitar ±100 ns, dengan fungsi server waktu dan jembatan waktu.IP VHDL untuk FPGAMES — Managed Ethernet SwitchIP switch terkelola yang menggabungkan redundansi HSR/PRP dengan port Ethernet lama, mendukung STP/RSTP/MSTP, IEEE 1588 TC, dan 802.1X.IP VHDL untuk FPGATGES — TSN Managed Switch (10G)IP switch terkelola dengan dukungan TSN multi-rate dan multiport, mendukung profil penerbangan (P802.1DP), otomotif (P802.1DG), dan industri (60802).IP VHDL untuk FPGA

Cari menurut keluarga FPGA ／ Cari menurut aplikasi

Tanyakan tentang PTP Ordinary/Boundary Clock

PTP Ordinary/Boundary Clock ditangani di Jepang oleh Positive ONE Group, value-added reseller (VAR) untuk SoC-e dari Spanyol. Ketersediaan, jumlah, dan harga akan kami pastikan ke pabrik sebelum menjawab.

Ke formulir kontak →Ke daftar produk

Karena harga berubah menurut konfigurasi dan jumlah, kami tidak menampilkan harga dan stok di situs web.Minta penawaran individual

Halaman produk pabrik (SoC-e)