विद्युत अवसंरचना

सटीक समय और बिना व्यवधान

सबस्टेशन स्वचालन (IEC 61850) में नैनोसेकंड स्तर का PTP समकालन और HSR/PRP का बिना व्यवधान अतिरेक अनिवार्य है, ताकि सुरक्षा रिले निश्चित रूप से कार्य करें।

ZU3EG7Z020

IP core (7)

IP core

MES — Managed Ethernet Switch

FPGA हेतु VHDL IP

HSR/PRP अतिरेक को पुराने ईथरनेट पोर्ट के साथ जोड़ने वाला प्रबंधित स्विच IP, जो STP/RSTP/MSTP, IEEE 1588 TC और 802.1X का समर्थन करता है।

IP core

HPS — HSR/PRP Switch

FPGA हेतु VHDL IP (किफ़ायती FPGA पर भी संभव)

शून्य स्विचिंग समय वाला HSR/PRP अतिरेक (IEC 62439-3 Ed.4.0) पूर्णतः हार्डवेयर में। कट-थ्रू अग्रेषण से अत्यंत कम विलंब, विद्युत उपकरणों हेतु।

IP core

1588Tiny — CPU-less PTP Slave

FPGA हेतु VHDL IP (CPU आवश्यक नहीं)

बिना CPU के केवल हार्डवेयर से चलने वाला IEEE 1588v2 स्लेव क्लॉक IP। नैनोसेकंड स्तर की परिशुद्धता, L2 और L3 PTP समर्थित, अनुकूलित MAC अंतर्निहित।

IP core

MultiSync — PTP & IRIG-B

FPGA हेतु VHDL IP

अनेक PTP प्रोफ़ाइल तथा IRIG-B का समर्थन करने वाला परिशुद्ध समय समकालन IP। लगभग ±100 ns की परिशुद्धता, टाइम सर्वर और टाइम ब्रिज कार्य सहित।

IP core

PTP Ordinary/Boundary Clock

FPGA हेतु VHDL IP

IEEE 1588v2 के अनुसार Ordinary और Boundary Clock IP (L2/L3, E2E/P2P), पूरे नेटवर्क में परिशुद्ध समकालन हेतु।

IP core

SAScrypt — संचार एन्क्रिप्शन IP

FPGA हेतु VHDL IP

सबस्टेशन स्वचालन हेतु वायर स्पीड एन्क्रिप्शन IP (IEC 61850/62351), जो AES-GMAC के आधार पर वास्तविक समय के ट्रैफ़िक की रक्षा करता है।

IP core

SMVsubscriber — SMV प्रसंस्करण IP

FPGA हेतु VHDL IP (Alveo संस्करण उपलब्ध)

स्मार्ट ग्रिड हेतु Sampled Measured Values (IEC 61850-9-2) का हार्डवेयर प्रसंस्करण IP, Xilinx Alveo कार्ड हेतु संस्करण भी उपलब्ध।

विद्युत अवसंरचना हेतु विन्यास पर हमसे परामर्श करें

हम आपकी आवश्यकताएँ सुनकर SoM, बेस बोर्ड और IP core का सर्वोत्तम संयोजन सुझाते हैं।